CURSO: SISTEMAS LOGICOS Y COMPUTADORES

SOLUCION PRUEBA 2

JUNIO 6 DE 2012

Universidad de Santiago de Chile

1.- Diseñe un circuito combinacional de 3 entradas capaz de entregar en sus líneas
de salida, el valor presente en las entradas más 5.
Aplique el Método de Diseño de Circuitos Combinacionales estudiado en el curso.
A1A0
00 01 11 10
A2
0 1 A2 S3 = A2 +A1A0
1 1 1 1 1
A2 A1 A0 S3 S2 S1 S0
A1A0
0 0 0 0 1 0 1
0 0 1 0 1 1 0 A1A0
00 01 11 10
A2
0 1 0 0 1 1 1 0 1 1 1 S2 = A2´A1´ + A2´A0´ +
0 1 1 1 0 0 0 1 1 A2A0
A2A1A0
1 0 0 1 0 0 1 A2A1 A2A1A0

1 0 1 1 0 1 0 A1A0
00 01 11 10
A2
1 1 0 1 0 1 1 0 1 1 S1 = A1´A0 +A1A0´
1 1 1 1 1 0 0 1 1 1
A1A0 A1A0

A1A0
00 01 11 10
A2
0 1 1 S0 = A0´
1 1 1
A0
(A + B)´= A´B´
A2
A1
A0

S3

S2

S1

S0
2.- Diseñe un contador asincrónico ascendente módulo 39 Utilice el tipo de flip flop
que considere adecuado. Justifique su diseño.

Vcc Vcc Vcc Vcc Vcc Vcc

CLEAR CLEAR CLEAR CLEAR CLEAR CLEAR

QF J QE J QD J QC J QB J QA J

QF K QE QD QC QB QA
K K K
CLK CLK K K
CLK CLK CLK CLK

CLOCK

CONTADOR ASINCRONICO ASCENDENTE MODULO 39 100111

3.- Diseñe un circuito capaz de entregar en su salida, la frecuencia de la señal de entrada
dividida por 30.

Vcc Vcc Vcc Vcc Vcc

CLEAR CLEAR CLEAR CLEAR CLEAR

QE J QD J QC J QB J QA J
FRECUENCIA DE SALIDA

QE K QD K QC QB QA
K K
CLK K
CLK CLK CLK CLK

FRECUENCIA DE
ENTRADA

DIVISOR DE FRECUENCIA POR 30 11110

4.- Dibuje los diagramas de tiempo de los siguientes circuitos. La salida de todos los flip-flops
es inicialmente 0. Considere 5 pulsos de reloj.

4.1
Vcc

Vcc

T QA T QB
CLOCK
clk clk

QA QB

clock

QA

QB
Vcc 4.2

QB T QA T

QB QA
CLK CLK
CLOCK

clock

QA

QA

QB
5.- Diseñe un circuito demultiplexer 1 a 4. Utilice las compuertas lógicas que estime necesario.
Justifique su respuesta.
A B CHO CH1 CH2 CH3

0 0 DATO 0 0 0
0 1 0 DATO 0 0
1 0 0 0 DATO 0
1 1 0 0 0 DATO

DATO

CH0

CH1

CH2

CH3

A B LINEAS DE DEMULTIPLEXER
CONTROL