Jerarqua de memoria

de computadoras

Contenido
Unidad III I. Jerarqua.
Jerarqua de buses y memorias dentro de un computador. II. Clasificaciones
III. Caractersticas
IV. Formatos.
Logro V. Mtricas.
Comprender el uso de los buses, de las memorias y la VI. Polticas. De Escritura-
organizacin jerrquica de ambos para el desarrollo
eficiente de los procesos que realiza el computador.
Ing. CIP. Francisco Mori
 Clasificacin de las Memorias
Existen 3 tipos de memoria que se Tipo de memoria Clase Borrado Mecanismos de escritura Volatilidad

comunican con la CPU. Cuales son estas Memoria de acceso

aleatorio (RAM)
Memoria de lectura
escritura
Ectricamente por
bytes
Elctricamente Voltil

memorias? Memoria de slo

Mediante mscaras
lectura (ROM)
1.- ROM: Es un Dsp. de Lgica Programable.
Memoria de slo
No posible
ROM programables lectura

Esta inf. binaria almacenada, debe (PROM)

PROM borrable Luz ultravioleta, chip
especificarse de alguna manera y despus (EPROM) completo No-voltil
Elctricamente
incorporarse al Hw. Cuantos tipos existen? Memoria FLASH Memoria de sobre todo
lectura
Elctricamente por
bloques
PROM borrable
Elctricamente por
electricamente
bytes

Jerarqua de Memoria
EEPROM)

Jerarqua Capacidad Tiempo de acceso Tipo

Es distribuir la inf. de Dsp. de memoria, de
Registros 512 bytes 2 ns ECL
forma que, cerca del Up. se ubique el
modelo de memoria ms rpido y de Cache 512 Kb 2 ns SRAM

menor capacidad. M.P. 512 Mb 40 ns. SDRAM

El Dsp. ms lento y de mayor capacidad H.D. 3,5 - 10 Gb 10 ms Magntico
contiene el cdigo y los datos del CD-ROM 650 Mb 100 ms ptico
programa.
DVD 4,7 - 17 Gb ptico
El Up. percibe que la velocidad del sistema
Cinta 512 Gb - 2 Tb Minutos Magntico
es aprox. la velocidad del Device ms rpido
2
 2.- RAM
Guarda los datos que se est utilizando en el momento. Porque se llama
de acceso aleatorio?. Como se actualiza esta memoria? Cuando las aplicaciones
se ejecutan, primero deben ser cargadas en RAM. El Up. entonces efecta
accesos a dicha memoria para cargar instrucciones y enviar o recoger datos.
Reducir el tiempo necesario para acceder a la RAM, ayuda a mejorar las
prestaciones del sistema. Que diferencias entre RAM y Mem. Auxiliares existen?

2.1 RAM Dinmicas: La data se almacena en condensadores, que requieren

recargarse peridicamente para mantener el dato.
. Que Tecnologas RAM dinmicas existen?

Tipos de Ram Dinmicas

DRAM: SDRAM

BEDO (burst Extended Data Output RDRAM: (Direct Rambus DRAM

DDR SDRAM: (Double Data Rate SLDRAM: ESDRAM:

3
2.2 RAM Estticas: O Cahe, es ultrarrpida de pequea capacidad (8 KB a 16 MB) y
costosa. Est entre la MP y la CPU, mediante una conexin en serie o en paralelo.
Es inteligente que lee de memoria, bloques enteros que predice que podrn ser
necesitados por el Up. antes de que sta los solicite. Su funcin es almacenar
instrucciones y datos a los que el Up. esta continuamente accediendo. Para que
el Up. tenga un buen rendimiento tiene que haber un acceso rpido y fluido,
eliminan el tiempo que se perda en los accesos al exterior.
El Level 1, Se incorpora en los micros, para que alcancen frecuencias superiores a
20MHz (386). Luego aumento su capacidad, velocidad y su arquitectura. Las
arquitecuras actuales incluyen hasta 3 niveles de Cache.

Nivel 1: Ms rpida pero ms pequea (64KB). La primera que se consulta.

Nivel 2: Compromiso entre velocidad y capacidad (hasta 512KB).
Nivel 3: Ms lenta que L2 y L1 pero gran capacidad (hasta 16MB). Cual es su ubicacion..?.

Que tipos de Ram static existen?

4
 Formatos de Ram
1. SIPP, totalmente obsoletos desde los 386 (estos ya usaban SIMM
mayoritariamente).

2. SIMM: Existan de 30c y 72c, hoy Se fabrican mdulos de 4, 8, 16,32 y 64 Mb.

3. DIMM: Con 168c, puede comunicarse con la cach a 64 bits

4. RIMM: Con 184c, provistos de difusor de calor que recubre los chips del mdulo.
Tienen un BD de 16 bits y estn disponibles en veloc. de hasta 533 Mhz.
Dip
Dip SIMM
SIMM DIMM
DIMM DIMM
DIMM

5
 Matriz bsica
Celda: Elemento de almac. contiene un 1 o 0
Se organizan en una matriz de M filas y N
columnas.
Cada fila = PALABRA N = Longitud de palabra
(en bits). La Capacidad
Ejem: Memoria 16x4 16 palabras de 4 bits. Nmero de palabras x Tamao de palabra
Adems de la matriz de memoria, se requiere Ejemplos:
lgica adicional que permita extraer un 256 x 8 bits, 512 X 16 bits, 4096 x 32 bits
elemento(s) concreto de la matriz en un Prefijos
momento dado. 1K = 210 1M = 220 1G = 230 1T = 240
Terminales de entrada y salida. Recordar que 1 Byte es equivalente a 8
bits
La Representacin grafica Ejem: Para una Mem. de 1K x 16 bits
En la fig. se muestran las direcciones de los registros de capacidad
(palabras) de forma consecutiva y contenido de dichos
registros.
Cada registro viene representado por un pequeo
rectngulo, donde:
El nmero interior representa el valor almacenado en
el registro (su contenido).
El nmero del lado izquierdo, fuera del rectngulo,
representa su direccin.
Paridad y No-Paridad

La diferencia entre mdulos de memoria paridad y no-

paridad es que la memoria paridad tiene la habilidad de
detectar errores de un bit y parar el sistema mientras que la
memoria no-paridad no provee deteccin de errores.

Error Checking and Correcting (ECC) (Deteccin y

Correccin de errores)
La memoria ECC es una memoria ms avanzada que puede
automticamente detectar y corregir errores de un bit sin
parar el sistema.

Tambin puede parar el sistema cuando ms de un error es

detectado. Sin embargo, la memoria ECC requiere ms
recursos del sistemas para almacenar datos que la memoria
de paridad, causando por lo tanto alguna degradacin de
performance en el subsistema de memoria.
En ambos casos, las metricas de memoria son
importantes.Por ejemplo, cuales ..?
7
 El problema
RAM dinmica (DRAM)
Consumo mnimo. - Capacidad de almac. comparativamente alta.
Costo por bit bajo. - Access Time alto (lento), debido al circuito de regenerac. de carga.
Con el Banco de memoria tipo DRAM, no aprovechamos la velocidad del Up..

RAM esttica (SRAM)

Alto consumo relativo. - Capacidad de almacenamiento comparativamente baja.
Costo por bit alto. - Tiempo de acceso bajo (es mas rpida).
Con el banco de memoria tipo SRAM, el costo y el consumo de la computadora son altos.

Algoritmos de sustitucin
1.- Correspondencia Directa
No hay opciones * Cada bloque corresponde a una lnea * Se debe reemplazar esa lnea.

2.- Correspondencia Asociativa & Set Associative

Implementado en Hw (velocidad) Least Recently Used (LRU)
n bit de uso determina cul lnea del conjunto debe ser reemplazada
FIFO Reemplazar bloque ms viejo Round-robin, Reemplazar bloque con menos Random

8
 Polticas de escritura
No se debe sobreescribir un bloque de cache a menos que est actualizado en MP.
Posibles conflictos
En sistemas con mltiples CPUs, estos pueden tener caches individuales
E/S puede acceder a memoria directamente.

Poltica Write through

Todas las escrituras se hacen en memoria y cache

Los CPUs pueden monitorizar el trfico de M.P. para actualizar cache local.
* Mucho trfico.
Poltica Write back

Actualizacin se hace inicialmente slo en la cache.

Set de bit de actualizacin cuando se hace una escritura.
Cuando se reemplaza el bloque, se escribe en MP slo si el bit de actualizacin
est seteado.
Problemas
* Sincronismo con otras caches * E/S debe acceder memoria principal usando
la cache * Cuello de botella potencial
Experiencia: 15% de referencias a memoria son escrituras 9
 Ejercicios
Explicativos

10