Alumna: Jocelyn Cuevas Velázquez

UNIDAD TEMÁTICA 4. UNIDADES CENTRALES DE PROCESAMIENTO RISC

Y CISC.

4.1 RUTAS DE DATOS SEGMENTADAS

Ejecucion de una instruccion Segmentación

Búsqueda de instrucciones En los procesadores no segmentados Es una técnica que nos permite el En un procesador SEGMENTADO cuando
las instrucciones se ejecutan paralelismo de instrucciones en un una instrucción termina por una etapa,
secuencialmente único proceso o un proceso mas corto esa etapa la ocupa la siguiente instrucción
Decodificación

Divide las instrucciones en una serie de

Búsqueda de operación pasos secuenciales que efectuarán
distintas tareas
Ejecución (calculo de Diseño de un procesador
instrucción) segmentado basico Tras un intervalo de tiempo se termina
de ejecutar una instrucción en cada
Almacenamiento de ciclo de reloj
resultados
Ejemplo de segmentación
Tareas de un ciclo de instrucciones

IF ID Supondremos que una secuencia de ropa tarda 30

minutos para cada instruccion, 2 horas por
secuencia y 8 horas por 4 tandas
Ventajas de la segmentación Lectura y busqueda de Busqueda de registro y
Instrucción (Memoria) decodificación de
Instrucción Colocar la carga de ropa sucia en la lavadora
El tiempo de espera se reduce EXE
La segmentacion puede ayudar
al aumentar la cantidad de
a obtimizar el tiempo de MEM Sacar la ropa de la lavadora para
segmentos
ejecucion de un ciclo Ejecución o calculo pasarla a la secadora
de instrucción
Acceso a Memoria
Se pueden realizar varias Doblar la ropa seca
(Memoria)
instrucciones al mismo
tiempo WB
Acomodar la ropa limpia en su lugar
Escritura de vuelta
al registro
Si se realiza de forma segmentada este
proceso tardaria 3:30 minutos
 Alumna: Jocelyn Cuevas Velázquez

Riesgos estructurales Riesgos de la segmentación Riesgos de control

Ejemplo

No pueden ejecutarse al mismo
tiempo por que hambas tienen
que acceder a datos de la
memoria.
Para solucionar este riesgo
es necesario atascar la
instrucción 4 hasta seg 7 en
el ciclo de reloj.
Se producen cuando dos
instrucciones tratan de
utilizar el mismo recurso
en el mismo ciclo
Conflictos por uso de recursos del
procesador por varias instrucciones.
Varias etapas intentan usar a la
vez un elemento de la ruta de datos.
Ej: La UAL no puede hacer 2 sumas a
la vez si no tiene 2 sumadores.
Hay situaciones en las que la siguiente
instruccion de un segmento no se puede
ejecutar en el siguiente ciclo de reloj por
que se puede presenter alguno de estos
riesgos
Atascamiento
Se producen al no conocerse la dirección
de bifurcación al ejecutar una instrucción
que cambia el CP hasta que no la calcula
la propia instrucción
Mientras, se están ejecutando
otras instrucciones en paralelo
Si hay que saltar, no sirven
Soluciones
Predicción

Salto retardado
El hueco se rellena con instrucciones
anteriores a la de salto.
Los saltos NO deben depender de
las instrucciones replanificadas
El hueco se rellena con instrucciones
a partir de la dirección de salto
Es cuando la instrucción planificada no Se intenta predecir qué instrucción
puede ejecutarse en el ciclo de reloj se ejecutará según la historia anterior.
previsto porque la instrucción que fue
recuperada no es la que se necesita; es
Siempre se predice que el salto
decir, el flujo de direcciones de instrucción
no se realiza
no es el esperado por el procesador.
Si la prediccion es incorreta, entonces
Se asume que se puede calcular la
se realiza el atascamiento
direccion de salto y actualizer el PC
en elestado ID.

La ejecución de las instrucciones

replanificadas cuando NO es efectivo
el salto solo debe implicar trabajo
desperdiciado, NUNCA resultados
incorrectos Al no saber si el salto se realiza, se retarda
la instruccion 4 hasta el seg 4. Si esto se
Puede ser necesario duplicar realiza, se presentara un riesgo estructural
instrucciones en el seg 4 y 5.

El hueco se rellena con instrucciones

que siguen a la de salto

Implicar trabajo desperdiciado,

NUNCA resultados incorrectos
 Alumna: Jocelyn Cuevas Velázquez

Anticipación (forwarding) Riesgos de datos Inserción de paradas (Stall insertion)

Consiste en llevar los datos a los registros
de entrada de la UAL antes o al tiempo que
se llevan al destino.
Hay una realimentación en la UAL
El Hardware detecta que el resultado de
la operación anterior va a ser fuente de
la actual.
Una forma específica de riesgo de dato, en la cual,
el dato que es cargado por la instrucción load es
requerido por la siguiente instrucción y aún no se
ha hecho disponible.
Es necesario atascar una etapa
si hay un riesgo de dato load-use
Es posible insertar una o más paradas
en el pipeline que retardan la ejecución
de la instrucción actual hasta que el
dato requerido sea escrito en el archivo
de registros

La UC no se espera a que se escriba

en el reg. destino, sino que se lo
pasa a la UAL.

Read After Write (RAW)

Trata de leer un operando fuente Write After Write (WAW)

antes de que la instrucción 1 lo
escriba
Instrucción 2 trata de escribir un operando
antes de que la instrucción 1 lo escriba
Write After Read (WAR)

Instrucción 2 trata de escribir un

resultado antes de que la instrucción
1 lo lea

Instrucciones que escriben resultados

al comienzo del cauce con otras que
leen un operando fuente tarde dentro
del cauce
 Alumna: Jocelyn Cuevas Velázquez

Tarea Niveles de paralelismo Paralelismo Concurrencia

Se consideran varias tareas
independientes entre sí
formando parte de un programa
determinado. Es posible la
interacción de las tareas
Trabajo
Dos programas pueden
ejecutarse en paralelo
Es
Es una función que realiza el procesador La capacidad del CPU para procesar más
para ejecutar varias tareas al mismos de un proceso al mismo tiempo.
tiempo, es decir puede realizar varias
cálculos simultáneamente, basados en
Los procesos en ejecución no tienen
principio de dividir los problemas grandes
por qué estar relacionados
para obtener varios problemas pequeños

Proceso
Varios procesos componen
una tarea. Son bloques con
funcionalidad definida.
Variable
Puede darse a nivel de variables
ya que varias instrucciones pueden
ser ejecutadas en paralelo siendo
el punto en conflicto las variables
en común.
Es posible definirlo como la ejecución
de diversas actividades simultáneamente
en varios procesadores.
Existen cinco categorías de paralelismo
con diferentes grados de granularidad.
Cualquiera puede iniciar y terminar
en el momento que sea, y el resultado
de uno no afecta al otro.

Bit Ejemplo de paralelismo

Todos los computadores usan
paralelismo a nivel de bit
Algoritmo de tomasulo
Ejemplo de concurrencia
Imagina la clásica página de viajes, donde nos
ayudan a buscar el vuelo más barato o las Imagina una aplicación de descarga de
mejores promociones, para hacer esto, la página música, en la cual puedes descargar un
debe de buscar al momento en cada aerolínea el número determinado de canciones al
vuelo más barato, con menos conexiones, etc. mismo tiempo, cada canción es
independiente de la otra, por lo que la
velocidad y el tiempo que tarde en
Buscar secuencialmente en cada aerolínea las
descargarse cada una no afectara al
mejores promociones (muy tardado) o utilizar
resto de canciones
el paralelismo para buscar al mismo tiempo
las mejores promociones en todas las
Esto lo podemos ver como un proceso
aerolíneas.
concurrente, ya que cada descarga es
un proceso totalmente independiente
El proceso parte de la entrada inicial (imputs). del resto.
Es indispensable que las 4 búsquedas termine
para poder arrojar un resultado.
Cada descarga es una tera
completamente diferente.
Una vez que terminan hay un subproceso
adicional que une los resultados y arroja
el resultado final.
 Alumna: Jocelyn Cuevas Velázquez

Algoritmo de tomasulo Etapas del algoritmo de tomasulo

Es
Un algoritmo de planificación dinámica
desarrollado por Robert Tomasulo, de I Issue Ejecución Escritura del resultado
BM. Se diseñó para permitir a un
procesador ejecutar instrucciones fuera
Obtiene la instruccion de la Finaliza la ejecución (WB)
de orden. Opera sobre los
cola de OP (si no hay cola
operandos (EX)
del buffer)
Se implementó por primera vez en la
unidad de punto flotante del procesador
IBM360/91.

En la actualidad, gran parte de los procesadores

hacen uso de variaciones de este algoritmo para
la planificación dinámica de instrucciones.

UNIDAD TEMÁTICA 4. UNIDADES CENTRALES DE PROCESAMIENTO RISC
Y CISC.
4.2 Ejecución de microoperaciones pipeline.
Lenguaje ensamblador
Es
Un lenguaje de programación de bajo nivel. Consiste
en un conjunto de mnemónicos que representan
instrucciones básicas para los computadores,
microprocesadores, microcontroladores y otros
circuitos integrados programables.
Lenguaje de alto nivel
Es
Un lenguaje de programación de alto nivel se
caracteriza por expresar los algoritmos de una
manera adecuada a la capacidad cognitiva
humana, en lugar de la capacidad con que los
ejecutan las máquinas.
Memoria de datos (RAM externa)
Es
Una memoria de acceso aleatorio, de
lectura y escritura, que se encuentra
fuera del chip.
Alumna: Jocelyn Cuevas Velázquez
Ciclo de reloj Mnemonico
Es Es
La velocidad del procesador incorporado en la CPU
del ordenador CPU. Durante cada ciclo, una CPU Palabra que sustituye a un código de operación,
puede realizar una operación básica, como obtener con lo cual resulta más fácil la programación,
una instrucción, acceder a la memoria o escribir datos. es de aquí de donde se aplica el concepto de
lenguaje ensamblador.
Lenguaje de bajo nivel
Se refiere a un lenguaje que permite a los
programadores operar máquinas sin proveer
sus propias construcciones, son necesarios
para completar operaciones que puede
Mocrooperacion
ejecutar una computadora.
Es
Una operación básica realizada sobre la
información almacenada en uno o más
registros.
Rutas de datos
Es
La forma de referenciar un archivo informático
o directorio en un sistema de archivos de un
sistema operativo determinado, una ruta señala
la localización exacta de un archivo o directorio
mediante una cadena de caracteres concreta CPU
Es
La que ejecuta una secuencia de instrucciones
y procesa los datos de las mismas, estas
secuencias de instrucciones son las que realizan
los programas que tienes instalados en el ordenador.

Segmentación
Se refiere al paralelismo en un programa
secuencial constituido por instrucciones
de máquina. Intenta tener ocupadas con
instrucciones todas las partes del procesador.
Pipeline
Es
Una cadena de procesos conectados de forma tal
que la salida de cada elemento de la cadena es la
entrada del próximo que permite la comunicación
y sincronización entre procesos y es común en el
uso de búfer de datos entre elementos consecutivos.
Alumna: Jocelyn Cuevas Velázquez
Secuencia Multiplexores
Son
El acceso secuencial significa que un grupo de
Circuitos combinacionales con varias entradas
elementos es accedido en un predeterminado
y una única salida de datos. Están dotados de
orden secuencial (un registro a la vez).
entradas de control capaces de seleccionar una,
y solo una, de las entradas de datos para permitir
su transmisión desde la entrada seleccionada
hacia dicha salida.
Paralelismo
Es
Una función que realiza el procesador para
ejecutar varias tareas al mismo tiempo, es
decir, puede realizar varios cálculos
simultáneamente, basado en el principio de
dividir los problemas grandes para obtener
varios problemas pequeños, que son
posteriormente solucionados en paralelo

Ventajas
Utiliza un sistema de direcciones no
destructivas en RAM. Eso significa
que a diferencia de CISC, RISC conserva
después de realizar sus operaciones en
memoria los dos operandos y su resultado,
reduciendo la ejecución de nuevas
operaciones
Cada instrucción puede ser ejecutada
en un solo ciclo del CPU
Arquitectura RISC
Es
La CPU trabaja mas
Un tipo de microprocesador
rápido al utilizar
menos ciclos de reloj
para ejecutar Instrucciones de tamaño fijo y presentadas
instrucciones. en un reducido número de formatos.
Sólo las instrucciones de carga y
almacenamiento acceden a la
memoria de datos
Los inicios de la tecnología RISC surgen
en el ambiente académico, en 1980, en la
Universidad de Berkeley California
El Dr. David A. Patterson inició un proyecto
denominado RISC I, obteniendo resultados
en tan solo 19 meses
En la Universidad de Stanford, el Dr. John
Hennesy inició también un proyecto de
implementación RISC, denominado MIPS.
Alumna: Jocelyn Cuevas Velázquez
Desventajas
Existen operaciones que se aceleran
Menor potencia que
muchísimo con instrucciones complejas.
otros procesadores
Sobre todo de índole matemática asociadas
a simulaciones, tratamiento de señal, video,
fotos.
En estos casos es mejor tener
instrucciones que puedan tratar
con cientos de datos y escribirlos
en memoria de una sola vez. Mayor tamaño de los programas
Esto en la actualidad no tiene importancia
ya que la capacidad de los discos duros ha
crecido
 Alumna: Jocelyn Cuevas Velázquez
Ventajas Arquitectura CISC Desventajas

Reduce la dificultad de crear
compiladores
Reduce los costos de
creación de software
Facilita la depuración de errores.
Es
Un modelo de arquitectura Se dificulta el paralelismo. Esto obliga
Permite reducir el costo a subsanar lo anterior mencionado con
total del sistema de computadora
microprocesadores que implementen
un sistema que convierte instrucciones
Tienen un conjunto de instrucciones que
Mejora la compactación complejas en varias instrucciones simples
se caracteriza por ser muy amplio y permitir
de código
operaciones complejas entre operandos
situados en la memoria o en los registros No llega a ser tan eficiente Utiliza más recursos
internos, como la arquitectura RISC que RISC
IBM creó una serie de ordenadores en Inclusión de instrucciones La complejidad del conjunto que
torno a un conjunto de normas llamado que raramente se usan contiene las instrucciones es
System/360 . Esta fue la primera creciente
máquina CISC

Los primeros equipos esperan los programadores

para dar instrucciones de bajo nivel a la computadora.

Principales Diferencias entre RISC y CISC

Los procesadores RISC tienen un conjunto Diseño y Cálculos

Unidad de memoria
RISC no tiene unidad de memoria CISC tiene una unidad de memoria
y utiliza un hardware separado para implementar instrucciones
para implementar las instrucciones complejas.
Programación
más pequeño de instrucciones con pocos
nodos de direccionamiento.
RISC es un diseño de Los cálculos RISC son más
compilador complejo rápidos y más precisos
Los procesadores CISC tienen un conjunto
más grande de instrucciones con muchos
nodos de direccionamiento. CISC es un diseño de Los cálculos CISC son
compilador fácil lentos y precisos
Memoria externa y Tiempo Expansión de código y Espacio en disco

RISC tiene una unidad de CISC tiene una unidad de RISC no requiere memoria CISC requiere memoria La expansión de código puede ser
programación cableada microprogramación. externa para los cálculos externa para los cálculos un problema en RISC mientras que,
en CISC, la expansión de código no
El tiempo de ejecución es El tiempo de ejecución es un problema
Estancamiento menor en RISC es muy alto en CISC.
El espacio se optimiza en
El estancamiento RISC se Los procesadores CISC a RISC mientras que en CISC
reduce principalmente en menudo se estancan se desperdicia espacio
los procesadores
 Alumna: Jocelyn Cuevas Velázquez

Aplicaciones de RISC y CISC Rutas de Datos segmentadas Importancia del diseño

del procesador
Es
RISC se utiliza en aplicaciones de alta gama como La sección del computador encargada de manipular (tiempo de CPU) = (instrucciones por
procesamiento de video, telecomunicaciones y y transformar los datos procedentes de la memoria programa) x CPI x (tiempo de ciclo)
procesamiento de imágenes o los registros internos, para obtener los resultados
El diseño del procesador determina:
CISC se utiliza en aplicaciones de gama baja *El tiempo de ciclo de reloj
Procesador
como sistemas de seguridad, domótica, etc *Número de ciclos de reloj promedio
Es por instrucción
Ciclo de una instrucción
El que se encarga de ejecutar las
Procesador Monociclo instrucciones especificadas por
Es el programa Estructura básica de un procesador
El período del reloj se ajusta con la ruta crítica
combinacional, que es la establecida por la Funciones básicas:
instrucción más lenta en completar sus - Captar instrucciones
transferencias - Interpretar instrucciones
- Captar datos
- Procesador datos
- Escribir datos

Desplazador a la izquierda (para

Unidad de control monociclo ALU Extensor de signo
multiplicar por 4)

Cada instrucción se ejecuta PROBLEMA: El tiempo de ciclo de *SUMA *RESTA *AND *OR *Comparación
en un ciclo de reloj ejecución de instrucción se debe de igualdad mediante resta
adaptar al de la instruc. más larga

Todas las instruc. tardan lo mismo, Desaprovecha recursos

aunque no lo necesiten Hw. del procesador
(ocioso).
 Alumna: Jocelyn Cuevas Velázquez

2 salidas de datos de 32
bits (b A us y b B us B)
1 entradas de datos de
32 bits (busW)
3 entradas de 5 bits para la
identificación de los registros
(RA, RB y RW)
1 reloj que sólo actúa durante las
operaciones de escritura, las de
lectura son combinacionales
Banco de registros
Los 32 registros conforman un
banco de registros. Dado que
las instrucciones de tipo R
requieren acceso simultáneo a
3 registros
Componentes de la ruta de datos
Memoria
Estará dividida en dos para poder
hacer dos accesos a memoria en
el mismo ciclo
Memoria de instrucciones
Memoria de datos
Interconexión de la
ruta de datos
Será direccionable por bytes, pero
capaz de aceptar/ofrecer 4 bytes La ejecución secuencial de
por acceso programas implica actualizar
el contador de programa
1 entrada de dirección
PC PC + 4
1 salida de datos de 32 bits.
1 entrada de datos de 32 bits
(sólo en la de datos)

1 entrada de control p g( ara habilitar

la escritura sobre uno de los re gistros
(Reg Wr) Las instrucciones aritmético lógicas
(tipo-R) implican operar sobre el
La instrucción de carga (lw) banco de registros BR y la ALU
La instrucción de salto
Instrucción de almacenamiento (sw)
condicional (beq)
BR(rt) Memoria( BR(rs) +
BR(rd ) BR(rs ) funct BR(rt )
Memoria( BR(rs) + SignExt( inmed ) ) SignExt( inmed ) )
Si ( BR(rs) = BR(rt) ) entonces ( PC
BR(rt)
PC + 4·SignExt( inmed ) )

Diseño del controlador de la ruta de datos monociclo.

Tarea del controlador Señal intermedia ALU Del mismo modo para controlar qué
Todas las operaciones aritméticas
comparten el mismo código de dirección debe cargar el PC se utilizará
Seleccionar las operaciones a realizar operación y durante su ejecución 00 en operaciones con una señal Del mismo modo para controlar
por los módulos multifunción (ALU, etc.) acceso a memoria qué dirección debe cargar el PC se utilizará
una señal intermedia Branch
Un control principal para decodificar
Controlar el flujo de datos, activando la entrada 01 en operaciones de salto
el campo de código de operación (op)
de selección de los multiplexores y la señal de
y configurar globalmente la ruta de datos
carga de los registros. 10 en operaciones aritméticas
Un control local a la ALU que decodifique
el campo de operación aritmética (funct) y
seleccione la operación que debe realizar}.
 Alumna: Jocelyn Cuevas Velázquez

Solución Inconvenientes de la ruta de datos Monociclo

Dividir la ejecución de la instrucción
en varios ciclos más pequeños
Un mismo elemento hardware puede ser
utilizado varias veces en la ejecución de
una instrucción si se hace en ciclos diferentes
Cada instrucción usará el El reloj debe tener igual periodo
número de ciclos que que la instrucción más lenta
necesite
Con un periodo fijo las instrucciones
rápidas desaprovechan tiempo
En repertorios reales existen coexisten
instrucciones cortas con otras muy
largas: aritmética en punto flotante, modos
de direccionamiento complejos, etc

Unidad de control Procesador Multiciclo Busqueda de la instrucción (fetch)

El que permite que las instrucciones *Contador de programa (PC)

Hay instrucciones que no utilizan
todas las etapas o su fase de
ejecución dura menos
CICLO DE RELOJ: Tan largo
como la etapa de instruc.
más larga.
IDEA: Descomposición en etapas de la
ejecución de la instruc.(Busqueda i
nstruc., operandos, etc.)
Cada etapa se ejecuta
en un ciclo de reloj.
tengan tiempos de ejecución diferentes, *Memoria ��Registro de instrucción (IR)
ya que emplean diferente número de *Sumador (utilizamos la ALU usada
ciclos de reloj para realizar op. aritmético‐lógicas)

Varios tipos de instruc. en función Cada instruc. se ejecutará en

de las etapas que utilizan tantos ciclos como etepas
tenga (según su complejidad).

Lo normal es que las UC

sean Multiciclo Permite mejorar las prestaciones del Ejecución (ex) Decodificación (deco)
procesador usando técnicas como la
SEGMENTACIÓN.
Hardware necesario:
*Banco de registros
*2 registros de operandos A y B
Acceso a memoria (mem)

UNIDAD TEMÁTICA 4. UNIDADES CENTRALES DE PROCESAMIENTO RISC
Ciclo de reloj Tipos de instrucción en una CPU
Es
Un pulso electrónico único de un CPU.
Durante cada ciclo, una CPU puede
realizar una operación básica, cómo
obtener una instrucción, acceder a la
memoria o escribir datos.
Procesador
El cerebro del sistema, procesa todo lo
que ocurre en la PC y ejecuta todas las
acciones que existen
Diferencias
Alumna: Jocelyn Cuevas Velázquez
Y CISC.
4.3 PROCESADOR DE CONJUNTO REDUCIDO DE INSTRUCCIONES
Instrucciones Registros Tipos de registros
Es
Aritmeticas Se encuentran dentro de cada Registros de datos
La unidad mínima de un programa, la microprocesador y su función
Logicas Registros de direcciones
cual le indica a la CPU que ha de hacer es almacenar los valores de datos,
Manipulacion de bits Registros de estado
a través de una serie de instrucciones comandos, instrucciones o estados
Movimiento de datos Registros de proposito general
que se ejecutan de manera secuencial binarios que ordenan qué dato debe
Control de programa Registros de propósito específico
Salto procesarse, como la forma en la que Registros de datos de memoria
se debe hacer.
Componentes del procesador Arquitectura de procesado
RISC
Núcleos CISC
Es básicamente la estructura
Caché
interna que tiene este elemento. Computadoras con un conjunto
Controlador de memoria
Computadoras con un conjunto de de instrucciones reducido
Tarjeta gráfica
instrucciones complejo Hablamos de la ALU, registros,
Otros elementos auxiliares
Unidad de Control, etc.
Complejo Reducido
Unión de dos o más cosas Se refiere especialmente a un objeto, cosa o
para conformar un todo, elemento en particular que está estrecho,
puede referirse a algo que escaso, limitado, restringido, insuficiente,
se compone de elementos pequeño o limitado
diversos, o a una cosa ¿RISC ó CISC?
complicada
Para incrementar el rendimiento del procesador, ya
sea optimizando alguno existente o creando uno
nuevo; se deben considerar tres áreas principales
a cubrir en el diseño del procesador y estas son: la
arquitectura, la tecnología de proceso y el encapsulado

Juego de instrucciones
Es una especificación que detalla las
instrucciones que una CPU de un
ordenador puede entender y ejecutar
Conjunto de todos los comandos
implementados por un diseño
particular de una CPU.
Tipos
Juego de instrucciones para
arquitecturas basadas en pilas
Juego de instrucciones para
arquitecturas basadas en
registros
Alumna: Jocelyn Cuevas Velázquez
Tecnología de proceso Arquitectura de procesador Encapsulado
Se refiere a los materiales y técnicas Es uno de los componentes más La comunicación de un microprocesador
utilizadas en la fabricación del importantes a la hora de determinar con el exterior, es decir, con la memoria
circuito integrado el rendimiento de un PC. principal y con las unidades de control
de los periféricos
Dependiendo de cómo el procesador
almacena los operandos de las Se realiza mediante señales de información
instrucciones de la CPU y señales de control que son enviadas a
través del patillaje del microprocesador
Juego de instrucciones para
arquitecturas basadas en
acumulador
Arquitecturas del juego
Ciclo de ejecución
de instrucciones
La secuencia de operaciones que se Lectura de la instrucción
Basadas en acumulador hacen para ejecutar cada una de las
Basadas en pila
instrucciones
Lectura de los operandos
Uno de los operandos se fuente
Los operandos son implícitos Ejecución de la instrucción y
encuentra de manera
y se encuentran en la pila almacenamiento del operando
implícita en un registro
denominado acumulador destino Comprobación de interrupciones
Basadas en registros
Los operandos se encuentran siempre
de manera explícita, ya sea en registros
de propósito general o en la memoria

Origen
El inicio del desarrollo de la arquitectura
RISC empezó en la década de 1970.
Quien parece ser que acuño el término
RISC fue David Patterson, Profesor de
la Universidad de California en Berkeley.
El primer sistema que se benefició
de estas investigaciones fue el PC/XT
de IBM en 1980. Fue más tarde cuando
IBM lo implementó completamente en
el RISC System/6000.
Ventajas
Las instrucciones son Puede ser más sencilla que
más sencillas con otras arquitecturas
Mayor cantidad
Más espacio dentro del propio
de registros
chip para otros elementos
Es posible trabajar de
forma más eficiente
Sistemas móviles y de gama baja
Se utiliza en varios sistemas, como la
mayoría de los sistemas basados en
Android, el iPhone y iPad de Apple,
Microsoft Windows Phone, dispositivos
RIM, Nintendo Game Boy Advance, DS,
3DS y Switch, Raspberry Pi, etc.
El PowerPC de IBM se utilizó en las consolas
de juegos GameCube, Wii, PlayStation 3, Xbox
360 y Wii U.
Alumna: Jocelyn Cuevas Velázquez
RISC Caracteristicas
Son procesadores que están diseñados
*Ejecución en un único ciclo
para ejecutar un número reducido de
*Poco o ningún microcódigo
tipos de instrucciones que les permite
*Pocos modos de direccionamiento
operar a una velocidad más elevada.
*Diseño de registro-registro
*Pipelining profundo y eficiente
La arquitectura RISC principalmente
requiere menos cantidad de hardware
y una mayor flexibilidad de construcción
Desventajas
Diseño
Menor potencia que Mayor tamaño de
Analizar las aplicaciones para otros procesadores los programas
encontrar las operaciones clave
Diseñar un bus de datos Necesitan de memoria
que sea óptimo para las muy rápida
operaciones clave
Diseñar instrucciones que realicen
las operaciones clave utilizando el Usos y aplicaciones de RISC
bus de datos
Agregar nuevas instrucciones Sistemas móviles Ordenadores de sobremesa
sólo si no hacen más lenta a la y de gama baja y portátiles
máquina
Repetir este proceso Estaciones de trabajo, servidores
para otros recursos y supercomputadoras
Ordenadores de sobremesa y portátiles Estaciones de trabajo, servidores y supercomputadoras
La arquitectura PowerPC de IBM se utilizó en las
SPARC , de Oracle y Fujitsu
computadoras Macintosh de Apple desde 1994,
cuando comenzaron un cambio de los procesadores
de la familia Motorola 68000 , cuando hicieron la IBM POWER arquitectura del conjunto de instrucciones,
transición a los procesadores Intel x86. PowerPC, y la ISA de energía fueron y son utilizados en
muchos de los superordenadores de IBM, servidores de
Apple usa procesadores Apple Silicon de diseño gama media y estaciones de trabajo.
propio basados en la arquitectura ARM para su
línea de computadoras de escritorio y portátiles
desde su transición de los procesadores Intel
 Alumna: Jocelyn Cuevas Velázquez

UNIDAD TEMÁTICA 4. UNIDADES CENTRALES DE PROCESAMIENTO RISC

Y CISC.

4.4 PROCESADOR DE CONJUNTO DE INSTRUCCIONES COMPLEJO.

Microprogramación Historia de la arquitectura CISC Arquitectura CISC Objetivo de CISC

Significa que cada instrucción de CISC nació de la mano de Intel, creado
máquina es interpretada por un
en 1971, permitiría el nacimiento de la
microprograma localizado en una informática personal.
memoria en el circuito integrado del
procesador. consiste en un conjunto
En 1972 cuando aparecería el “8080”
de microinstrucciones, para poder
(primer chip capaz de procesar 8 bits,
ejecutar líneas de código y
suficiente para representar números
operaciones
y letras
Las instrucciones compuestas son
decodificadas internamente y
ejecutadas con una serie de
microinstrucciones almacenadas en
una ROM interna
Es
Un tipo de arquitectura de computadoras Completar una tarea en el menor número
que promueve el uso de gran número de de líneas de código ensamblador posibles
instrucciones Conseguido
Mediante la construcción de un
Permitiendo operaciones complejas
microprocesador capaz de
entre operandos situados en memoria
comprender y ejecutar una serie
o en registros internos
de operaciones complejas.
Los microprocesadores CISC tienen un
conjunto de instrucciones que se
caracteriza por ser muy amplio y permitir
operaciones complejas entre operando
situados en la memoria o en los registros
internos

Ciclo por reloj

Es
Un pulso electrónico único de un CPU. Durante
cada ciclo, una CPU puede realizar una operación
básica, como obtener una instrucción, acceder a
la memoria o escribir datos.
Se pueden ejecutar comandos simples
durante cada ciclo, la mayoría de los
procesos de CPU requieren múltiples
ciclos de reloj
ROM
Es
Un medio de almacenamiento utilizado en
Envía al procesador el nombre del comando
ordenadores y dispositivos electrónicos,
para realizarla junto con el resto de información
que permite solo la lectura de la información
complementaria que se necesite.
y no su escritura, independientemente de la
presencia o no de una fuente de energía.
El procesador debe determinar la forma correcta
de cargar y almacenar el comando, procesos
ambos que ralentizan el rendimiento del sistema

El procesador envía entonces el comando solicitado a
una unidad que lo descodifica en instrucciones más
pequeñas que podrán ser ejecutadas por un
nanoprocesador
Y al no ser las instrucciones independientes,
pues son instrucciones menores procedentes
de la descodificación de una instrucción mayo
Características de la arquitectura
El propósito esencial de una arquitectura CISC
es intentar proporcionar única instrucción de
máquina para cada enunciado que esté escrita
en un lenguaje de alto nivel
Las instrucciones que necesitan operandos
de registros pueden tener sólo dos bytes de
longitud, pero las instrucciones que necesitan
direcciones de memoria pueden necesitar cinco
bytes para incluir todo el código de la instrucción
Alumna: Jocelyn Cuevas Velázquez
El nanoprocesador ejecuta cada El acercamiento de CISC procura reducir al mínimo
una de las instrucciones del comando. el número de instrucciones por programa, sacrificando
el número de ciclos por la instrucción
El desplazamiento por esta circuitería también
El RISC hace lo opuesto, reduciendo los
ralentiza el proceso. Para realizar una sola
ciclos por la instrucción en el coste del
instrucción un chip CISC requiere de cuatro a
número de instrucciones por programa
diez ciclos de reloj
Ventajas
*Reduce la dificultad de crear compiladores
*Permite reducir el costo total del sistema
*Reduce los costos de creación de software.
*Mejora la compactación de código
*Facilita la depuración de errores
Las instrucciones en un procesador CISC típico
proporcionan la manipulación directa de los
operandos que residen en la memoria
Desventajas
Aunque los procesadores CISC tienen
instrucciones que sólo utilizan registros
*El usuario debe de encontrar un nivel óptimo en cuanto a calidad – precio
de procesador, la disponibilidad de otros
*Se dificulta el paralelismo.
modos de operaciones tiende a simplificar
*No llega a ser tan eficiente como la arquitectura RISC
la compilación de lenguajes de alto nivel.
*Utiliza más recursos que RISC.
*Inclusión de instrucciones que raramente se usan
*La complejidad del conjunto que contiene las instrucciones es creciente

Motorola 68000, 68010,
68020, 68030, 6840.
Data Path
Una ruta de datos es una colección de unidades
funcionales como unidades lógicas aritméticas o
multiplicadores que realizan operaciones de
procesamiento de datos, registros y buses.
Requiere una estructura de tres buses
internos un poco más complicada.
Muchas CPU relativamente simples tienen
un archivo de registro de 2 lecturas y 1
escritura conectado a las 2 entradas y 1
salida de la ALU
Program Memory
Esta memoria almacena el programa de
usuario, aunque también puede contener
datos alfanuméricos y textos variables.
Ejemplos
Intel 8086, 8088,
80286, 80386, 80486
PC
También llamado Puntero de instrucciones,
parte de la unidad central de proceso en
algunas computadoras
Es
Un registro del procesador de un computador
que indica la posición donde está el procesador
en su secuencia de instrucciones
Data memory
La memoria de datos almacena
resultados y operandos de ALU
Registro de instrucción IR
Un registro de la unidad de control de la
CPU en donde se almacena la instrucción
que se está ejecutando
Alumna: Jocelyn Cuevas Velázquez
Diagramas
Una instrucción de máquina o instrucción-máquina
es una operación elemental que un programa puede
solicitar a un procesador para que la ejecute
CISC
Fue popular en la década de 1970, dado
que la memoria del programa (PM) era
lenta, los diseñadores intentaron mejorar
el rendimiento construyendo instrucciones
complejas
Cada instrucción compleja toma
varios ciclos de reloj, y las palabras
de control de Datapath para cada
ciclo de reloj se almacenan en una
memoria de microprograma mucho
más rápida
 Alumna: Jocelyn Cuevas Velázquez

Decodificar ¿CISC o RISC?

Los datos que forman la instrucción

son decodificados por la unidad de
control
Interpreta la información como una secuencia
de señales de control que son enviadas a las
unidades funcionales relevantes de la CPU
para realizar la operación requerida por la
instrucción.
CISC
*Instrucciones complejas multiciclo
*Instrucciones complejas (más de 1000)
*Código final es pequeño
*Muchos ciclos de reloj por segundo
*Alto costo de producción
RISC
*Instrucciones se pueden ejecutar en un
solo ciclo de reloj
*Instrucciones sencillas(menos de 100)
*El tamaño final del código es grande
*Pocos ciclos de reloj por segundo
*Bajo costo de producción

El compilador tiene que hacer muy poco

Registros
Registros de propósito general
Son
Aquellos que el procesador puede
utilizar para almacenar datos
temporales, variables locales
Registros de uso dedicado
Son
Aquellos que están reservados para
tareas muy específicas.
trabajo para traducir un lenguaje de alto
nivel a ensamblador.
Hace falta poca RAM para
almacenar las instrucciones.
Suelen incorporar una memoria intermedia
rápida (caché) para agilizar cálculos y para
almacenar datos temporales muy usados.
 Alumna: Jocelyn Cuevas Velázquez

UNIDAD TEMÁTICA 4. UNIDADES CENTRALES DE PROCESAMIENTO RISC

Y CISC.

4.5 CONCEPTOS DE CPU DE ALTO RENDIMIENTO Y OTRAS INNOVACIONES ARQUITECTURALES

LOS CLUSTERS Se apoya en tecnologías Computación de alto rendimiento HPC

Para crear una arquitectura de computación *Los clusters Representa la capacidad de procesar La base de los avances científicos,
de alto rendimiento, los servidores de *La computación paralela datos y realizar cálculos complejos a industriales y sociales.
computación se conectan en un clúster. *Los supercomputadores velocidades muy altas.
Ayudan

Los programas de software y los algoritmos Descubrir nuevos componentes de

se ejecutan simultáneamente en los servidores drogas y probar los conocidos para
del clúster, el cual, está conectado en red al combatir diferentes tipos de cáncer
almacenamiento de datos para capturar la salida. y otras enfermedades

Simular dinámicas moleculares

Es capaz de resolver este tipo de para crear nuevos materiales,
problemas científicos avanzados como tejidos balísticos
mediante simulaciones, modelos
y análisis
Pronosticar cambios climáticos
considerables para mejorar la
Abren las puertas de la “Cuarta Revolución preparación de las comunidades
Clúster HPC Industrial”, ya que ayudan a resolver muchas afectadas
de las problemáticas más importantes del
Consta de cientos o miles de servidores mundo
de computación conectados en red.

Cada servidor se denomina nodo. Los nodos

COMPUTACIÓN PARALELA
de cada clúster trabajan unos con otros en
paralelo, lo que aumenta la velocidad de Tipos de computación paralela
procesamiento para proporcionar una Una técnica de programación en la
computación de alto rendimiento. que muchas instrucciones se *Paralelismo a nivel de bit
ejecutan simultáneamente *Paralelismo a nivel de instrucción
*Paralelismo de datos
Se basa en el principio de que los problemas *Paralelismo de tareas.
grandes se pueden dividir en partes más
pequeñas que pueden resolverse de forma
concurrente “en paralelo”.

Contiene miles de nodos de computación
que trabajan juntos para completar una o
varias tareas, funcionan como un todo
potente y único.
Ocupan habitaciones o edificios enteros y
pueden ser utilizados por muchas personas
a la vez, casi siempre funcionan de forma
semiautónoma.
La velocidad de estas máquinas se mide
en petaflops o mil billones de operaciones
por segundo.
Supercomputador Fugaku de Fujitsu
Rmax de 415.530 TFlops/s y
un Rpeak de 513.584,7 TFlops/s
Summit de IBM
Rmax de 148.600 TFlops/s y
su Rpeak de 200.794,9 TFlops/s
Alumna: Jocelyn Cuevas Velázquez
Miles de ordenadores con sus respectivos
SUPERCOMPUTADOR
CPUs y GPUs trabajan como uno solo
Es gracias a la unión de los nodos.
Un ordenador con capacidades de cálculo
muy superiores a las comunes y están
orientadas a fines específicos Cada nodo simula un ordenador tal y como
lo conocemos, todos ellos se unen hasta
que hay miles de nodos conectados en los
Se componen de unidades menos potentes distintos switches de la habitación.
pero trabajando de forma conjunta con un
objetivo común, aumentando tanto la
potencia del conjunto como su rendimiento. Estas computadoras están diseñadas
para procesar en un segundo, miles
de millones de datos.
Sirven para predecir un
tsunami o buscar planetas
Sierra de IBM
Rmax de 94.640,0 TFlops por segundo y
un Rpeak de 125.712 TFlops por segundo
SUPERCOMPUTADORES MÁS
POTENTES DEL MUNDO
Sunway TaihuLight de NRCPC
Rmax de 93.014,6 TFlops por segundo
y un Rpeak de 125.435,9 TFlops por segundo.
 Alumna: Jocelyn Cuevas Velázquez

MÉTODOS PARA PROCESAR LA INFORMACIÓN EN HPC

PROCESAMIENTO EN SERIE PROCESAMIENTO EN PARALELO

Las CPU son fundamentales para ejecutar
Es el que realizan las unidades de
diferentes funciones, como sistemas
procesamiento central (CPU)
operativos y aplicaciones básicas.
*Procesamiento de textos
*Productividad en la oficina
Las GPU, diseñadas originalmente para
gráficos independientes, son capaces
Es el que se puede realizar mediante varias
de realizar diferentes operaciones
CPU o unidades de procesamiento de
aritméticas por medio de una matriz
gráficos (GPU)
de datos (como pixeles de pantalla) de
forma simultánea

La capacidad para trabajar en varios planos

Cada núcleo de CPU, por lo de datos al mismo tiempo hace que las GPU
general, realiza solo una sean la elección natural para el procesamiento
tarea a la vez. en paralelo en tareas de aplicaciones de
aprendizaje automático
Ciertos sistemas HPC combinan varias
Las soluciones HPC tienen tres
CPU y GPU, lo que se conoce como FLOPS
componentes principales
computación heterogénea.

*Computación La potencia de procesamiento de las computadoras

*Red Una computadora de escritorio para juegos se mide en unidades llamadas FLOPS (operaciones
*Almacenamiento de alta gama es más de un millón de veces de punto flotante por segundo).
más lenta y llega apenas a los 200
gigaFLOPS (1 × 10^9).

La exaescala, que será casi 1000 veces

más rápida que la petaescala. Esto significa
que un sistema de exaescala podrá realizar
A principios de 2019, la supercomputadora
10^18 (o mil millones por mil millones )
más potente que existe alcanzó los 143,5
operaciones por segundo.
petaFLOPS (143 × 10^15). Este tipo de
supercomputadora se llama equipo de
petaescala y puede realizar más de mil
billones de FLOPS.
 Alumna: Jocelyn Cuevas Velázquez

APLICACIONES

LABORATORIOS DE INVESTIGACIÓN PETRÓLEO Y GAS SERVICIOS FINANCIEROS

Consiste en un espacio de trabajo de uso compartido en el

HPC se utiliza para identificar con mayor HPC se utiliza para realizar un seguimiento
cual se pueden realizar ensayos correspondientes a
precisión dónde se perforan nuevos pozos de las tendencias de las acciones en tiempo
proyectos de investigación que implican determinaciones
y para ayudar a impulsar la producción real y automatizar las operaciones comerciales.
bioquímicas, toxicológicas o inmunológicas básicas, así
de pozos existentes
como preparaciones histológicas diversas.
Desde el descubrimiento y el mapeo de También para diseñar nuevos productos, simular
los fondos oceánicos hasta la producción, escenarios de prueba y asegurarse de que las
la optimización y el diseño. piezas se mantienen en stock para que las líneas
de producción no se mantengan en funcionamiento.
Los potentes sistemas HPC analizan,
interpretan y manipulan cantidades
de datos insondables

MEDIOS Y ENTRETENIMIENTO

Con el uso de programas que posibilitan el acceso

a redes se amplían las conexiones entre los usuarios,
facilitando el intercambio de comunicaciones de todo
tipo de información.
VLIW INSTRUCCIONES
HPC se utiliza para editar largometrajes, producir
efectos especiales alucinantes y transmitir eventos
en directo en todo el mundo. La arquitectura de CPU de palabra de instrucción Se caracteriza por tener juegos de instrucciones
muy larga (VLIW, del inglés very long instruction word) muy simples en cuanto al número de instrucciones
diferentes, pero muy grandes en cuanto al tamaño
de cada instrucción.

1 Multiplicar R1 por R2 y guardarlo en R3

2 Sumar R3 con R4 y guardarlo en R5
3 Restar R1 de R4 y guardarlo en R6

Toda la planificación anterior la haría el

compilador (o el propio programador El de código vería que la segunda
si programa en ensamblador) instrucción depende de la primera

1 MULT (R1,R2,R3) – REST (R1,R4,R6)

2 SUM (R3,R4,R5)

VLIW
Ventajas
*Simplificación de la arquitectura hardware al
no tener que planificar el código.
*Mejor potencia y consumo.
CARACTERÍSTICAS
*Cada grupo de instrucciones de software
múltiples recibe el nombre de paquete
*Se utiliza una instrucción de carga
especulativa como un tipo de búsqueda
anticipada de datos.
En el pasado, los sistemas de HPC se limitaban
a la capacidad que la infraestructura de las
instalaciones les podía ofrecer.
Hoy en día, la nube ofrece la oportunidad
de ampliar la capacidad local con recursos
en la nube
Las plataformas de gestión en la nube recientes hacen
que sea posible adoptar un enfoque de nube híbrida,
Esto ofrece una mayor flexibilidad al desplegar sistemas
de la HPC, rapidez al escalar y oportunidad de optimizar
el coste total de propiedad (CTP).
Alumna: Jocelyn Cuevas Velázquez
EPIC
Desventajas Procesamiento de instrucciones explícitamente
en paralelo (Explicitly Parallel Instruction
Computing) se conoce como arquitecturas de
*Requiere compiladores mucho más complejos. Independencia.
*Cualquier mejora en la arquitectura hardware
implica un cambio en el juego de instrucciones
(compatibilidad hacia atrás nula).
Permitiría escalar el rendimiento más rápidamente
Aumentar la capacidad de los microprocesadores
en los futuros diseños de procesadores, sin tener
para ejecutar instrucciones de software en paralelo.
que recurrir a frecuencias de reloj cada vez más altas
HPC OPTIMIZADA� Procesadores escalables Intel® Xeon®
La próxima generación de sistemas HPC sube Cuentan con una arquitectura equilibrada y optimizada
para muchos tipos de cargas de trabajo y niveles de
el listón del rendimiento de la informática y la
rendimiento, todos con la arquitectura Intel abierta.
memoria, y se apoya en la nube para ofrecer
un nuevo nivel de flexibilidad
Ofrece aceleración de IA integrada y capacidades
de seguridad avanzadas, permiten colocar cargas
de trabajo de forma segura donde mejor rindan, del
perímetro a la nube.
Dependiendo de las los objetivos informáticos y de las cargas
de trabajo de las organizaciones, existen distintos diseños de
sistema HPC y recursos de apoyo que ayudan a aumentar la
productividad y a lograr un rendimiento escalable
 Alumna: Jocelyn Cuevas Velázquez

INTEL CLUSTER CHECKER INTEL® CoFluent™ Tecnología Intel® Optane™

Para validar los requisitos de rendimiento, garantiza
que el sistema de clúster de la HPC esté intacto y
configurado para que ejecute aplicaciones en paralelo
con una portabilidad increíble para moverse entre los
sistemas en las instalaciones y en la nube de la HPC.
Con esta tecnología se puede incrementar la velocidad de
implementación de sistemas complejos y ayudar a determinar
configuraciones óptimas modelando interacciones simuladas
de hardware y software.
La memoria, responsable del almacenamiento
de datos a corto plazo del sistema, puede ser
un factor limitante para el rendimiento de tu f
lujo de trabajo.

Esta tecnología ayuda a superar estos cuellos de

botella en el centro de datos eliminando las brechas
en la jerarquía de almacenamiento y memoria para
que se pueda mantener el ordenador alimentado.

Arquitectura Intel® Omni-Path (Intel® OPA)

Vence las limitaciones de rendimiento de las
tecnologías de tejido actuales, proporcionando
la capacidad de escalar a decenas de miles de nodos.
Brinda a los desarrolladores de aplicaciones una
solución integral que cubre sus necesidades de
enrutamiento adaptativo, enrutamiento dispersivo,
optimización del flujo de tráfico, protección de la
integridad de los paquetes y escalado dinámico de
carriles.
Los tejidos de alto rendimiento de Intel
están diseñados para satisfacer las
necesidades de las cargas de trabajo
computacionales de la HPC del futuro a
un precio competitivo con los tejidos
disponibles actualmente.
SUPERESCALARES
Es el término utilizado para designar un tipo de
microarquitectura de procesador capaz de
ejecutar más de una instrucción por ciclo de reloj.
Pertenecen a la arquitectura MIMD

Capaz de ejecutar más de una instrucción *Unidad aritmético lógica (ALU)

simultáneamente, únicamente si las
instrucciones no presentan algún tipo de
dependencia.
*Unidad de lectura/escritura en memoria
Un procesador superescalar suele tener unidades
(Load/Store Unit)
funcionales independientes
*Unidad de coma flotante (Floating Point Unit)
*Unidad de salto (Branch unit)