Documentos de Académico
Documentos de Profesional
Documentos de Cultura
En este ejercicio se pide realizar la simulación de varios PLLs (Phase-Locked Loop) en PSpice, con
lo que el alumno obtendrá una mayor comprensión de este dispositivo tan usado en la
actualidad.
• PLL de orden 1.
• PLL de orden 2 y tipo 1 (filtro pasivo).
• PLL de orden 2 y tipo 2 (filtro activo).
Cada PLL deberá ser diseñado para el enganche a una frecuencia en el rango 1 kHz – 10 MHz.
Cada grupo elegirá una frecuencia diferente y la notificará al profesor.
Para la realización del ejercicio, cada grupo entregará los esquemáticos PSpice diseñados y
contestará las preguntas propuestas.
Para las diferentes secciones de los PLLs se proponen los siguientes bloques de PSpice. Se
recomienda que se hagan simulaciones independientes para entender el funcionamiento de
cada bloque, y en especial para el diseño de los filtros.
Cuestiones:
1. Describa brevemente (3 páginas máximo en total para los tres diseños) el proceso de diseño
de los diferentes parámetros de cada PLL y justifique los valores elegidos. Realice una
simulación temporal del PLL y verifique, mediante análisis de Fourier (menú Trace/Fourier)
que la frecuencia de enganche es igual a la frecuencia de referencia. Incluya una imagen del
espectro de ruido de fase resultante para cada PLL, en escala logarítmica, y comente las
diferencias (incluya al menos hasta el primer armónico significativo, si lo hay). Una vez
finalizado el diseño de cada PLL rellene la tabla adjunta. Incluya también una imagen del
circuito para cada uno de los 3 PLLs.
2. Realice una simulación AC de la respuesta en frecuencia de cada filtro diseñado (sin detector
de fase ni VCO) e incluya los diagramas de Bode.
3. Para el PLL de orden 2 y tipo 2 varíe la frecuencia de la señal de referencia de entrada y
verifique que la frecuencia de señal de salida sigue a dicha referencia. ¿Cuál es el margen de
enganche? ¿Qué elemento limita ese margen de enganche y por qué?
4. Mediante el uso del elemento SUM de la librería ABM diseñe un circuito modulador AM
cuya señal portadora sea la frecuencia de referencia elegida y cuya señal moduladora sea
un tono a 250 Hz. Incluya en la memoria una imagen del circuito modulador, una gráfica de
la simulación temporal de la señal modulada y otra gráfica del espectro de la señal
modulada. Por último, introduzca la señal modulada a la entrada del PLL de orden 2 y tipo 2
diseñado y confirme que a la salida se obtiene la señal portadora sin modular. Incluya una
gráfica del espectro resultante.
Laboratorio de Comunicaciones Inalámbricas Práctica 5: Simulación de un PLL
Sugerencias:
• Para las simulaciones de los espectros cuanto mayor sea el tiempo simulado mejor saldrán.
Si el tiempo es muy corto la definición del espectro será peor.
• Hay que recordar que la salida del multiplicador contendrá una señal a frecuencia diferencia
(que sería continua cuando el PLL esté enganchado) y otra señal a frecuencia suma que nos
interesa filtrar.
• La máxima tensión a la salida del multiplicador es de 1 V (la suma de los dos cosenos de
frecuencias diferencia y suma podría dar un valor absoluto de 1 V). Si hay un filtro paso bajo
que filtre la componente a frecuencia suma, la máxima salida del filtro (sin amplificar) sería
de aproximadamente 0.5 V. Como hemos propuesto en el enunciado el funcionamiento del
VCO en el rango 0 – 1 V, haría falta amplificar la señal de salida del filtro al menos por 2
• Un valor a la entrada del VCO que esté fuera de su rango máximo de 1 V tampoco tiene
sentido usarlo, por lo que habrá que vigilar que la amplificación previa no sea excesiva.