Tema 2 - Circuitos Logicos Elementales - 2020-2021

Escuela Politécnica Superior de Elche
Electrónica Digital
(3º Grado en Ingeniería Electrónica y Automática Industrial)
TEMA 2: Circuitos lógicos elementales
Javier Rubiato / Higinio Alavés / Jose A. Palazón

Electrónica Digital (Grado en Ingeniería Electrónica y Automática Industrial)
TEMA 2. INDICE

2.1. Tablas de verdad y Puertas Lógicas
2.2. Álgebra de Boole.
2.2.1. Postulados.
2.2.2. Propiedades
2.2.3. Resumen
2.2.4. Algebra de Conmutación: Claude Shannon
2.3. Puertas lógicas NO elementales (XOR y XNOR)
2.4. Implementación de funciones lógicas con puertas NAND y NOR.
2.4.1 Convertir a puertas NAND
2.4.2 Convertir a puertas NOR
2.5. Funciones lógicas
2.5.1. Representación de las funciones lógicas en términos canónicos
2.5.2. Teorema de expansión de Shannon
2.5.3. Conversión de 1ª y 2ª forma canónica a tabla de verdad
2.5.4. Conversión entre formas canónicas
2.5.5. Conversión de una función a su forma canónica
2.6. Simplificación de funciones Booleanas
2.5.1. Reducción Algebraica.
2.5.2. Mapas de Karnaugh.
2
2.7. Familias Lógicas.
OUTCOMES
Upon completion of this section, you will be able to:
■ Construct a truth table.
■ For any input, identify the correct output.
2.1 Tablas de verdad y Puertas Lógicas
■ Determine the size of the truth table based on the number of variables.
A truth table is a means for describing how a logic circuit’s output depends
on the logic levels present at the circuit’s inputs. Figure 3-1(a) illustrates a
Una tabla de truthverdad es type
table for one la of
manera
two-input de
logicdescribir como
circuit. The table listses la salida de
all possible un
circuito lógico en función
combinations delevels
of logic los niveles
present atlógicos presentes
inputs A and enthe
B, along with sucorre-
entrada.
sponding output level x. The first entry in the table shows that when A and B
RE 3-1 Example Output A B C x A B C D x

tables for (a) two- Inputs 0 0 0 0 0 0 0 0 0
(b) three-input, and 0 0 1 1 0 0 0 1 0
ur-input circuits. 0 1 0 1 0 0 1 0 0
A B x 0 1 1 0 0 0 1 1 1
0 0 1 1 0 0 0 0 1 0 0 1
0 1 0 1 0 1 0 0 1 0 1 0
1 0 1 1 1 0 0 0 1 1 0 0
1 1 0 1 1 1 1 0 1 1 1 1
1 0 0 0 0
(b) 1 0 0 1 0
1 0 1 0 0
A 1 0 1 1 1
? x 1 1 0 0 0
B
1 1 0 1 0
(a) 1 1 1 0 0
1 1 1 1 1
(c)
3
shows a three-input OR gate and its truth table. Examination
The OR operation is the first of the three basic Boolean operations to be
table shows again that the output will be 1 for every case wher
Electrónica Digital (Grado en Ingeniería Electrónica y
learned. An example can be found in the kitchen oven. Theinputs are 1. A
light inside utomática Industrial)
the
This general principle is the same for OR gates w
oven should turn on if either the oven light switch is on OR if the door is opened.
ber of inputs.
The letter A could be used to represent the oven light switch isUsing on (true or
the language of Boolean algebra, the output x can
false) and B could represent door is opened (true or false). The letter x could
as x = A + B + C, where again it must be emphasized that the
2.1.1 Operación SUMA (OR) con puertas OR
represent the light is on (true or false). The truth table in Figure 3-2(a) shows
th OR FIGURE 3-3 Symbol and A B C x 5A 1 B 1C

R op- truth table for a three-input 0 0 0 0
A B x 5 A1B
76
mbol OR gate.
CHAPTER 3/DESCRIBING LOGIC CIRCUITS 0 0 1 1
0 0 0 A x 5 A1B x 5A 1 B 1C 0 1 0 1
ate. A
0 1 1 B 0 1 1 1
1 0 1 B C 1 0 0 1
1 1 1 1 0 1 1
OR Gate 1 1 0 1
EXAMPLE 3-2(a) Determine the 1 1 1 1
(b) OR gate output in Figure 3-5. The OR gate inputs A and B are
varying according to the timing diagrams shown. For example, A starts out
LOW at time t0, goes HIGH at t1, back to LOW at t3, and
*The term gate
so on.
comes from the inhibit/enable operation discussed in Chapter 4.
FIGURE 3-5 Example 3-2. A 1

A Output 5 A 1 B
0
B
B 1
1
Output
t0 t1 t2 t3 t4 t5 t6 t7
Time 4
AND gate output is LOW.
SECTION 3-4/AND OPERATION WITH AND GATES 79
This same operation is characteristic of AND gates w
inputs. For example, a three-input AND gate and its ac
table are shown in Figure 3-8. Once again, note that the g
for the case where A = B = C = 1. The expression for the
Summary
CHAPTER 3/DESCRIBING of the AND Operation
LOGIC CIRCUITS
For a four-input AND gate, the output is x = ABCD, and
2.1.2 Operación PRODUCTO (AND) con puertas AND
1. The AND operation is performed the same as ordinary multiplication of
1s and 0s.
uth FIGURE 3-8 Truth table
AND 2. An AND gate is a logic circuit that Aperforms
B C the
x 5AND
ABC operation on the
pera- and symbol for a three- 0 0 0 0
A B x 5 A ?B circuit’s inputs.
ymbol. input AND gate. 0 0 1 0
0 0 0
0 1 0
3. AAn AND gate output will be 1 only for 0 the
1 case
0 when
0 all inputs
A are 1; for
x 5 AB
all other cases, the output will be 0.0 1 1 0 B x 5 ABC
1 0 0
B 1 0 0 0 C
1 1 1 4. The expression x = AB is read as “x1 equals A AND
AND gate 0 1 0 B.”
1 1 0 0
(a) (b) 1 1 1 1
EXAMPLE 3-4 Determine the output x from the AND gate in Figure 3-9 for the given input
waveforms.
The Boolean expression for the AND operation is
GURE 3-9 Example 3-4. 1 Note the difference between the symbols for the AN
x = A#B
A
gate. Whenever you see the AND symbol on a logic-circu
you that the output will go HIGH only when all inputs ar
0
# you seeA the OR symbol, it AB
x 5means that the output will g
In this expression, the sign stands for the Boolean AND operation and
1 input isB HIGH.
not the multiplication operation. However, the AND operation on Boolean
B
variables operates the same as ordinary multiplication, as examination of
the truth table shows,
0 so we can think of them as being the same. This char-
acteristic can be helpful when evaluating logic expressions that contain
1
AND operations.
The expression x = A # B is read as “x equals A AND B,” which means
x
0 when A and B are both 1. The # sign is usually omitted
that x will be 1 only
so that the expressiont 0simply
t 1 t 2becomes
t3 t4 tx t 7 For the case when three
5 =t 6AB.
inputs are ANDed, we have x = A # B # C = ABC. This is read as “x equals
A AND B AND C,” Solution
which means that x will be 1 only when A and B and 5
C are all 1. The output of an AND gate is determined by realizing that it will be HIGH
Circuits Containing
SECTION 3-6/DESCRIBING LINVERTERs
OGIC CIRCUITS ALGEBRAICALLY 83
Whenever an INVERTER is present in a logic-circuit diagram, its output
expression is simply equal to the input expression with a bar over it.
Figure 3-14 shows two examples using INVERTERs. In Figure 3-14(a),
to the
input A isANDfed gate along
through anwith another input,
INVERTER, Thus, we
whoseC.output express the
is therefore A. output
The of
the AND
SECTION
INVERTER gate
3-5/NOT as
output x = 1Ato+ an
OPERATION
is fed B2OR# Note together
C. gate the use of parentheses
with B, so that here
the OR 81
to indi-
2.1.3 Inversor (NOT)
cate is
output that A and
equal to AB+are ORedthat
B. Note thebefore
first, bar is their OR Asum
over the is ANDed
alone, with C.
indicating
Without
that the
A is first parentheses
inverted and thenit ORed
wouldwith
be B.interpreted incorrectly, because
A + B C means that A is ORed with the product B # C.
#
FIGURE 3-11 (a) Truth NOT 1
FIGURE 3-14 Circuits A NOT A
table; (b) symbol
using INVERTERs.for the
AA x 5A x 5A 1B A 0
INVERTER (NOT circuit);
0
Circuits
1
Containing
A
INVERTERs x 5A
A 1B
(c) sample waveforms. B
Whenever an INVERTER is present B
in a logic-circuitx 5diagram,
A 1B its output
1 0 1
expression is simply equal to the input expression x with a bar over it.
(a) (a) Presence of small (b) 0
Figure 3-14 shows two examples using INVERTERs. In Figure 3-14(a),
circle always denotes
input A is fed through an INVERTER,
inversion
whose output is therefore
(c) A. The
In Figure 3-14(b), the output of the OR gate is equal
INVERTER output is fed to an OR gate together with B, so that the to A + B and is OR
fedoutput
through an INVERTER.
is equal to A + B. The INVERTER
Note(b) that the bar output
is overis the
therefore equal
A alone, to
indicating
1Athat
+ B2Abecause it inverts and
is first inverted the complete
then ORed input expression.
with B. Note that the bar
covers the entire expression 1A + B2. This is important because, as will be
to mention that another indicator for inversion is the prime symbol 1=2.
shown later, the expressions 1A + B2 and 1A + B2 are not equivalent. The
FIGURE 3-14 Circuits That is, 1A A
using INVERTERs. expression + B2 means that A is ORed with B and then their OR sum is
A x 5A 1B A A 1A
B is inverted and B
inverted, whereas the expression 1A +A′B2=indicates
A that
is inverted
B and the results are then ORed
B together. x 5 A 1B
Both should
Figure 3-15be recognized
shows two moreasexamples,
indicating the inversion
which operation.
should be studied carefully.
Note especially the use
(a) of two separate sets of parentheses
(b) in Figure 3-15(b).
FIGURE 3-15 More NOTInCircuit

A
Figure
(INVERTER)
3-14(b), the output of the OR gate is equal to A + B and is
examples. A ABC
B Figure 3-11(b) shows the symbol
fed through an INVERTER. The INVERTER for a NOT circuit, which
output is more commonly
is therefore equal to
C called an INVERTER. This circuit always has only a single
1A + B2 because it inverts the complete input expression. Note that the input, and its bar
out-
put logic the
covers A
level is always
entire opposite
expression 1Ato + the
B2. logic
This level of this input. Figure
A 1 D is important because, as will be
x 5 ABC 3-11(c)
( A 1 D)
shows
shown how thethe
later, INVERTER A 1 Daffects
expressions 1A +an B2input
and 1A signal.
+ B2 It inverts
are (complements)
not equivalent. The
D the input signal
expression 1A at all points
+ B2 means on the
that A waveform
is ORed with so that whenever
B and then theirtheORinput
sum= is0,
output = 1,
inverted, and vice
whereas versa.
the expression 1A + B2 indicates that A is inverted and B 6
(a)
is inverted and the results are then ORed together.
A A1B x 5 A 1B
A B A1B A1B
0 0 0 1
Automática Industrial)
B
0 1 1 0
1 0 1 0
ATES AND NAND GATES 1 89
1 1 0
2.1.4 Puertas NOR (c)
(b)
OR NOR
NOR operates like an OR gate
x 5 followed
A1B by an INVERTER, so that the circuits in
ent A
Figures 3-19(a) and (b) are equivalent, and the output expression for the
le.
B NOR gate is x = A + B. A B A1B A1B
The truth table in Figure
Denotes3-19(c) shows that the NOR 0 output
0 gate 0 is the 1
exact inverse of the ORinversion
gate output for all possible input
0 conditions.
1 1An OR 0
gate output
(a) goes HIGH when any input is HIGH; the NOR gate output goes
1 0 1 0
LOW when any input is HIGH. This same operation can be extended to NOR
gates with more than
1 1 1 0
A A 1two
B inputs.
x 5 A 1B
(c)
B
LE 3-8 Determine the waveform at the output of a NOR gate for the input waveforms
(b)
shown in Figure 3-20.
operates like an OR gate followed by an INVERTER, so that the circuits i
OR NOR
0 Example 3-8.
Figures
1
3-19(a) and (b) are equivalent, and the output expression for th
NOR
A A gate
B Ais AB + B.
1 Bx =A 1
x 5A1 B
0 0 0 0 1 A
The
0 1 truth
1 table
0 in Figure 3-19(c) shows that the NOR gate output is th
1 B
exact
B 1 inverse
0 1 of the
0 OR gate output for all possible input conditions. An O
0 1 1 1 0
gate output(c)goes HIGH when any input is HIGH; the NOR gate output goe
LOW
x
1
when any input is HIGH. This same operation can be extended to NO
gates
0 with more than two inputs.
OR gate followed by an INVERTER, so that the circuits in 7
nd (b) are equivalent, and the output expression for the
The symbol for a two-input NAND gate is shown in Figure 3-22(a). It is the
same as the AND gate symbol except for the small circle A
Electrónica Digital (Grado en Ingeniería Electrónica y onutomática Industrial)
its output. Once
again, this small circle denotes the inversion operation. Thus, the NAND
operates like an AND gate followed by an INVERTER, so that the circuits
of Figures 3-22(a) and (b) are equivalent, and the output expression for the
2.1.5 Puertas NAND
NAND gate is x = AB.
(a) NAND x 5 AB
quivalent A
AND NAND
th table.
B
Denotes A B AB AB
inversion 0 0 0 1
(a) 0 1 0 1
SECTION 3-9/NOR GATES AND NAND GATES 1 0 0 1 91
1 1 1 0
A AB AB
(c)
B
MPLE 3-10 Determine the output waveform of a NAND gate having the input wave-
forms shown(b)in Figure 3-23.
3-23 The truth table in Figure 3-22(c) shows that the NAND gate output is the
3-10. exact inverse of the AND gate for all possible input conditions. The AND
A
output goes HIGH only when all inputs are HIGH,Awhile the NANDx 5output AB
goes
B LOW only when all inputs are HIGH. This same B characteristic is true of
NAND gates having more than two inputs.
8
Solution
2.2 Algebra de Boole

La electrónica digital tiene por objetivo el poder manipular y procesar información que
está codificada en niveles altos (“1”) y bajos (“0”). Para ello se emplea como
herramienta la lógica matemática o Álgebra de Boole.
El Álgebra de Boole es un sistema para formular proposiciones lógicas con símbolos,
de manera que los problemas puedan ser escritos y resueltos de una forma similar al
álgebra ordinaria.
Variable Binaria: es aquella que solo posee dos posibles valores 1 o 0 (verdadero o
falso)
Operadores: AND (y), OR (o) y NOT (no).
Suma lógica Producto lógico

0 + 0 = 0 0 · 0 = 0
0 + 1 = 1 0 · 1 = 0
1 + 0 = 1 1 · 0 = 0
1 + 1 = 1 1 · 1 = 1 9
OUTCOMES
■OUTCOMES
Prove equivalence of two you
expressions by to:
generating and comparing
Upon completion of this section, will be able
■
truth
Upon completion Automática Industrial)
tables. of this section, you will be able to:
Correlate common algebraic theorems to Boolean algebra.
■ We
Correlate common
■ have algebraic theorems toused
Boolean algebra.
Employseen how Boolean
theorems algebra
of Boolean canto
algebra be to expressions.
simplify help analyze a logic cir-
cuit and express
■ Employ its operation
theorems mathematically.
of Boolean We will
algebra to simplify continue our study of
expressions.
2.2.1 Algebra de Boole: Postulados■ Prove
Boolean
Prove
■ truth
equivalence
algebra of two expressions
by investigating
equivalence of two
by
the various
expressions by
generating
generating
and comparing
Boolean theorems (rules) that
and comparing
can truth
help us tables.
to simplify logic expressions and logic circuits. The first group
tables.
De las definiciones de las operaciones lógicas se pueden definir los siguientes postulados
of have
We theorems
seen ishow given in Figure
Boolean algebra3-25.canInbe
each
used theorem, x is a logic
to help analyze variable
a logic cir-
We
that
cuit have
andcan seen
be
express how
either
its aBoolean
0 or
operationa 1. algebra
Each can
theorem
mathematically.be used
is to help
accompanied
We will analyze
continue by a a
our logic cir-
logic-circuit
study of
(proposición que se manifiesta sin demostración).
cuit and express its operation mathematically. We will continue our study of
diagramalgebra
Boolean that demonstrates
by investigating its validity.
the various Boolean theorems (rules) that
Boolean
can help algebra
Theorem
us to (1) by
simplify investigating
stateslogic
P1) Las operaciones (+) y ( · ) son conmutativas if anythe
that expressions andisBoolean
various
variable ANDed
logic theorems
with 0,
circuits. Thethe(rules)
result
first that
must
group
can
be 0. help
This us
is to
easysimplify
to logic
remember expressions
because and
the logic
AND circuits.
operation
of theorems is given in Figure 3-25. In each theorem, x is a logic variable The
is first
just group
like ordi-
of theorems is given in Figure 3-25. In each theorem, x is a logic variable
x+ y = y+x nary
that
that
canmultiplication,
can
be either a 0 or
be either a 0
where
or a 1.
diagram that demonstrates its validity.
we know
a 1. Each
Each
that is
theorem
theorem
anything
is
accompanied
accompanied
multiplied
by a
by 0 is 0. We
by a logic-circuit
logic-circuit
diagram
Theorem that(1)demonstrates
states that ifits anyvalidity.
variable is ANDed with 0, the result must
x⋅ y = y⋅x x Theorem (1) states that
be 0. This is easy to remember 0because if any variable
the is
xANDed with 0, the result must
AND operation is just like ordi-
be 0. This is easy to remember because the AND operation is just like ordi- x
0nary multiplication, where we know that anything 0 multiplied by 0 is 0. We
nary multiplication, where we know that anything multiplied by 0 is 0. We
P2) Existencia del elemento neutro (1) x?0 5 0 (5) x105x
0+ x = x xx
x 0x
x x
x x 1
0 01 x
01
1⋅ x = x 0
(1)(2) x ?x0? 1
550x
0
(5)(6) x 1
x1 15
05 x 1
(1) x ? 0 5 0 (5) x 1 0 5 x
xx x x
P3) Cada operación es distributiva
x respecto a la otra:
xx
x 1 x
x 1
1 1
x ⋅ ( y + z ) = ( x ⋅ 1y(2))(3)+x ?(x1?xx5⋅5xzx ) 1
(6)(7) x 1
x1 x5
15
(6) x 1 1 5 1
1x
(2) x ? 1 5 x
x x
x + ( y ⋅ z ) = ( x +x y ) ⋅ ( x + z )
xx
x0
x
x
x 1
x
P4) Complementación(3)(4)
(3) x ?xxx??5 x 0x
xx 5
5
(7)(8) xx 1
(7) xx 5
x11 x5
5 xx 1
x FIGURE xx
x + x =1 x 3-25 Single-variable theorems.
00 11
10
x⋅x = 0 (4)(4) x ?xx?5
x500 (8)
(8) xx 1
1 xx 5
5 11
FIGURE 3-25 Single-variable theorems.
truth tables.
■ Correlate common algebraic theorems to Boolean algebra.
We have seen
x how Boolean algebra can be used to help analyze x a logic cir-
x ■ Employ theorems of Boolean algebra toxsimplify
cuit and express its operation mathematically. 0
A utomática Industrial)
expressions.
0 We will continue our study of x x
Prove
0 equivalence of two expressions by generating
Boolean algebra by investigating the various Boolean theorems (rules) that
0 ■ 0 0 and comparing
can help truth
(1)us xto
tables.logic
? 0simplify
5 0 x?0 5
(1) 0 expressions and logic circuits.
(5) x 1 0The x first
5(5) x 1 group
05x
of theorems is given
seenin Figure 3-25.algebra
In each theorem,
bexusedxtoishelpa
x logic variable
2.2.2 Algebra de Boole: Propiedades
x We xhave
that cancuit
be either a 0
how
or a
Boolean
1. Each theorem
can
is accompanied
x by a
analyze a logic cir-
logic-circuit
and express its operationx mathematically. We will continue our study of1 1
diagram
1 that1
Boolean demonstrates its validity. the various
algebra by investigating 1 Boolean1 theorems (rules) that
1.Idempotencia Theorem (2) ?(1)
can xhelp states
5 us
1 (2)x xto
that
5 x if any
? 1simplify variable
logic is ANDed
expressions and (6)with
logic
x10, 1the1 result
circuits.
5(6) 1 1must
xThe 5first
1 group
be 0. This is easy
of theorems to remember because the AND
is given in Figure 3-25. In each operation is just like ordi-
x theorem, x x is a logic variable
x+x = x x
naryxmultiplication, where we know that
that can be either a 0 or a 1. Each theorem
x
anything
x
multiplied
is accompanied by 0byisa0. We
logic-circuitx x
diagram that demonstrates its validity.
x⋅x = x
x (3) xTheorem
5 x x ?(1)
? x (3) x 5states
x that if any variable
x is ANDed
(7) x 1 xwith
x 0,xthe
5(7) 1 x result
5x must
be 0. This is easy to remember
0 because the AND operation is just like x ordi-
x x x x
2.Unión (x+1=1) e intersección (x·0=0) 0
0 nary multiplication, where we know 0that anything multiplied by 0 is 0. We
0 1 1
(1) x?0 5 0 (5) x105x
x x (4) x x (8)
x ? x (4)
50 x ?x 50 x 1 x 5(8)
1 x 1 x 5 11
x 0 x
1 FIGURE
0 3-25 Single-variable
FIGURE 1
theorems.theorems.
3-25 Single-variable 0
(2) x?1 5
(1)x x ? 0 5 0 (6) x 1 (5)
1 5 1x 1 0 5 x
x x x x
x x x 1
1 ⎧ x + ( y + z ) = ( x + y ) +1 z
3.Asociativa: (3)∀ xx ?,xy5(2),x zx∈ Bx⎨
?1 5 (7) x 1 (6)
x 5 xx 1 1 5 1
x x ⎩ x ⋅ ( y ⋅ z ) = ( x ⋅x y ) ⋅ zx
0 x 1 x
x?x 5
(4) (3)0 x ? x 5 x (8) x 1 (7)
x 5 1x 1 x 5 x
⎧ x + x0 ⋅ y = x
FIGURE x3-25 Single-variable theorems. x
4.Leyes de Absorción ∀ x, y ∈ B ⎨ 1
(4) x ? x 5 0
⎩ x ⋅ ( x + y ) = x (8) x1x51
FIGURE 3-25 Single-variable theorems.
11
2.2.2 Algebra de Boole: Propiedades
5.Doble Negación:∀x∈B → x = x
6. ∀ x, y ∈ B → x + x y = x + y
7. ∀ x, y, z ∈ B → ( x + y ) ⋅ ( x + z ) = x + y ⋅ z
8.Leyes de DeMorgan. Pueden aplicarse a cualquier número de variables.
⎧ x + y = x ⋅ y x + y + z = x⋅ y⋅ z
∀ x, y ∈ B⎨
⎩ x ⋅ y = x + y x⋅ y⋅ z = x + y + z
x x x x
x+y x•y x•y x+y
y y y y
12
e have seen
We have
how seen
Boolean
howalgebra
Booleancan algebra
be usedcantobe
help
usedanalyze
to helpa analyze
logic cir-a logic cir-
it and express
cuit and itsexpress
operationits operation
mathematically.
mathematically.
We will continue anour
We will expression
continue
study of containing
our study of more than one variable. For example
olean algebra
Boolean byalgebra
investigating
by investigating
the various the AB1AB2,
Boolean
varioustheorems
Boolean theorems
(rules) that we canthat
(rules) invoke theorem (4) by letting x = AB. Thus,
Automática Industrial)
n help us
cantohelp
simplify
us tologic
simplify
expressions
logic expressions
and logic and
circuits.
logicThe
circuits.
first group
The first group
theorems
of theorems
is given inisFigure
given in 3-25.
Figure
In each
3-25.theorem,
In each xtheorem,
that
is a logic
AB1AB2
x is
variable
= 0. The same idea can be applied to the use of a
a logic variable
at can be
that
either
can abe0 either
or a 1. aEach
0 or theorem
a 1. Eachistheorem
accompanied by theorems.
is accompanied
a logic-circuit
by a logic-circuit
agram that2.2.3 Algebra de Boole: Resumen
diagram
Theorem (1)
demonstrates
Theorem
that demonstrates
states that
its validity.
(1) states
if anythat
its validity.
variable
if anyisvariable
ANDed is with
ANDed
0, thewith
result0, the
mustresult must
0. Thisbe
is easy
0. This
to isremember
easy to remember Multivariable Theorems
because the because
AND operation
the AND operation
is just likeisordi-
just like ordi-
ry multiplication,
nary multiplication,
where we where
know that
we knowanything
that multiplied
anything multiplied
by 0 is 0. We by 0 is 0. We
The theorems presented below involve more than one variable:
x x x
192 x x + y = y + x
x#y = y#x
0 0 x
0 0 0 1102
) x ? 0 5 0(1) x ? 0 5 0 (5) x 1 0 5(5)
x x105x 1112 x + 1y + z2 = 1x + y2 + z = x + y + z
x 96 x C HAPTERx 3/ DESCRIBING L OGIC C IRCUITS
11221 x1yz2 = 1xy2z = xyz
x x 1
1 1 1 113a2 x1y + z2 = xy + xz
) x ? 1 5 x(2) x ? 1 5 x (6) x 1 1 5(6)
1 x1151 113b2 1w + x21y + z2 = wy + xy + wz + xz
x x extremelyx 1142 expressions
useful in simplifying x + xy = in x which a product or sum of
x x x x
variables is inverted. The two 115a2 x + xy
theorems are:= x + y
) x ? x 5 x(3) x ? x 5 x (7) x 1 x 5 (7)
x x1x5x 115b2 x + xy = x + y
x x x 1162 1x + y2 = x # y
0 0 Theorems (9)
1 1
# y2are
1172and1x(10) = xcalled
+ y the commutative laws. Thes
cate that the order in which we OR or AND two variables is u
) x ? x 5 0(4) x ? x 5 0 (8) x 1 x 5 (8)
1 x1x51
URE 3-25
FIGURE 3-25 Single-variable
Single-variable theorems. theorems.
Theorem the (16)result is thewhen
says that same.the OR sum of two variables is inverted,
this is the same Theorems
as inverting (11) andvariable
each (12) are individually
the associativeandlaws, which
then state
ANDing
these inverted group the variables
variables. Theoremin(17) an says
ANDthatexpression
when theorANDOR expression
product of a
two variableswant.
x, y y z pueden representar una única variable o una combinación
is inverted, this is the same asdinverting
e variables
each variable indi-
Theorem (13) is the distributive
vidually and then ORing them. Each of DeMorgan’s theorems law, which states that anbe
can readily exp
proven by checking be expanded
for all by multiplying
possible term byofterm
combinations just
x and y. the
Thissame as left
will be in or
bra. This
as an end-of-chapter theorem also indicates that we can factor an express
exercise.
13 contain
Althoughifthese we have a sumhave
theorems of two
been(orstated
more)interms,
termseach of which
of single variables x
and y, they are equally valid for situations where x and/or y are expressionsor
variable, the common variable can be factored out just as in
2.2.4 Algebra de Conmutación: Claude Shannon
Desde que George Boole fijara las bases de su Álgebra, ésta no fue utilizada hasta que
Claude Shannon (1916-2001) describió en su tesis (1940) cómo dicha álgebra podía
optimizar el diseño de sistemas que operaban con interruptores eléctricos.
El Álgebra de Conmutación es un tipo particular del Álgebra de Boole:
ÁLGEBRA
ÁLGEBRA DE BOOLE
ÁLGEBRA DE CONMUTACIÓ N
Las puertas lógicas que hemos visto tienen un funcionamiento similar a agrupaciones de
interruptores eléctricos (álgebra de conmutación)
14
2.2.4 Algebra de Conmutación: Claude Shannon
OR: AND:
15
2.3 Puertas lógicas NO elementales (XOR y XNOR)

XOR: Puerta lógica NO elemental y se forma como combinación de puertas elementales.
La salida de la XOR de 2 entradas, está a nivel alto cuando sólo una de las entradas está a
nivel alto.
Entrada Salida
x
Z = x⊕ y x y z
y 0 0 0
0 1 1
Z = x ⊕ y = ( x + y )( x + y ) = xy + x y 1 0 1
1 1 0
x Z = x⊕ y⊕ z
y
z 6 4 7 48 6 4 7 48
Z = x ⊕ y ⊕ z = ( xy + x y ) ⊕ z = ( xy + x y ) z + ( xy + x y ) z = ( x y + xy ) z + ( xy + x y ) z = x yz + xyz + xyz + x y z
XNOR: negación de la puerta XOR Entrada Salida
x y z
x
Z = x⊕ y 0 0 1
y 0 1 0
1 0 0
16
1 1 1
Z = x ⊕ y = x y + xy Z = x⊕ y = x⊕ y = x⊕ y
2.4 Implementación de funciones lógicas con puertas NAND y NOR

Las puertas lógicas NAND y NOR son los elementos lógicos universales para la
implementación de funciones lógicas al ser la más sencillas de fabricar con tecnología
CMOS. Con ellas se pueden obtener cualquier otra puerta: NOT, AND, NAND, OR, NOR.
17
Considerar las siguientes situaciones:

- Puerta NAND de 3 entradas con puertas NAND de 2 entradas:
x xy xy
xyz
y xyz
z
- Puerta NAND de 2 entradas con puertas NAND de 3:
⎧
⎪ x ⋅ x ⋅ y = xy
⎪
x
⎪
xy ⎪
⎨
y
⎪ x ⋅ y ⋅1 = xy
⎪
⎪
⎪
⎩ 18
Considerar las siguientes situaciones:
- Puerta NOR de 3 entradas con puertas NOR de 2 entradas:
x x+ y x+ y
x+ y+z
y x+ y+z
z
- Puerta NOR de 2 entradas con puertas NOR de 3 entradas:
⎧
⎪ x+x+ y = x+ y
⎪
x ⎪
x+ y ⎪
⎨
y ⎪
⎪
x+ y+0= x+ y
⎪
⎪
⎩ 19
2.4.1 Convertir a puertas NAND

Para convertir una función lógica a puertas NAND debemos obtener la
función en forma de productos negados. Para ello:
i. Aplicar doble negación a los términos con operación “+”.
ii. Aplicar DeMorgan: (A + B = A ⋅ B )
Ejemplo NAND 2 Entradas:
f ( x, y, z , w ) = xy + zw = xy + zw = ( xy ) ⋅ ( zw )
x xy
y
z zw
w
20
Ejemplo NAND varias Entradas:
f (x, y, z, w) = xw + y + z = xw + y + z = (xw)⋅ y ⋅ z
f ( x, y, z, w)
f (x, y, z ) = ( x + z ) ⋅ ( y + z ) ⋅ ( x + y ) = ( x + z ) ⋅ ( y + z ) ⋅ ( x + y ) = ( x z ) ⋅ ( yz ) ⋅ ( xy ) =
= ( x z ) ⋅ ( yz ) ⋅ ( xy )
f ( x, y, z )
21
Ejemplo NAND varias Entradas:
f ( x, y, z ) = x yz + x yz + xyz = x y ( z + z ) + xyz = x y + xyz =

123
1
= x y + xyz = ( x y ) ⋅ ( xyz )
f ( x, y, z )
22
2.4.2 Convertir a puertas NOR

Para convertir una función lógica a puertas NOR debemos obtener la función
en forma de sumas negadas. Para ello:
-Aplicar doble negación a los términos con operación “ · ”.
-Aplicar DeMorgan: (A ⋅ B = A + B )
Ejemplo NOR 2 Entradas:
( ) (
f ( x, y, z, w ) = xy + zw = xy + zw = x + y + z + w = x + y + z + w ) ( ) ( )
23
Ejemplo NOR varias Entradas:
f ( x, y, z, w) = xw + y + z = xw + y + z = ( x + w) + y + z = ( x + w) + y + z
f ( x, y, z, w)
f ( x, y, z ) = ( x + z) ⋅ ( y + z ) ⋅ ( x + y) = ( x + z) ⋅ ( y + z) ⋅ ( x + y) = ( x + z) + ( y + z) + ( x + y)
f ( x, y, z )
24
Ejemplo NOR varias Entradas:
( )( )( ) ( )( )(
f ( x, y, z ) = x + y + z ⋅ x + y + z ⋅ x + y + z = x + y + z ⋅ x + y + z ⋅ x + y + z = )
= (x + y + z) + (x + y + z) + (x + y + z)
f ( x, y, z )
25
2.5 Funciones Lógicas

Una función lógica es una expresión algebraica que relaciona entre sí,
variables binarias de entrada, mediante operaciones lógicas, que dan lugar a
una nueva variable binaria de salida.
Dos funciones lógicas son equivalentes si proporcionan la misma salida para
cada una de las entradas sobre las que están definidas. Tienen por tanto, la
misma tabla de verdad.
x f(x,y,z)
y Circuito
z digital
Hay varias formas de representar una función lógica:

1. Mediante su expresión algebraica:
Es la representación de una función lógica, a través de sumas y productos
lógicos de las variables de entrada de la función.
f ( x, y , z ) = x ⋅ y ⋅ z
26
2. Convirtiendo la expresión algebraica en una numérica:

Es la combinación de
valores de entradas que
f ( x, y , z ) = x ⋅ y ⋅ z ⇒ 1 ⋅ 1 ⋅ 0 hacen que la función valga 1
3. Mediante su tabla de verdad:

Buscamos las combinaciones en las cuales, la función da como resultado 1.
Es útil si hay pocas variables, pero si hay muchas, es muy larga ( ), n2=nº
n
de variables.
Entradas Salida
x y z f(x,y,z)
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 0
Cuando x=1, y=1, z=0, la 1 0 0 0
función f(x,y,z)= 1•1•0=1.
1 0 1 0
En el resto d e casos vale 0
1 1 0 1
1 1 1 0 27
Para la obtención de una función lógica de un circuito, se avanza de
izquierda a derecha, evaluando la operación que realiza cada puerta:
z
zw
w
y+zw
x(y+zw)
y
x f(x,y,z,w)=x(y+zw)
28
Ejemplo:
Obtener la tabla de verdad de la función lógica anterior:
x y z w f
0 0 0 0 0
f(x,y,z,w)=x(y+zw)
0 0 0 1 0
0 0 1 0 0
0 0 1 1 0
⎧ x = 1 0 1 0 0 0
⎪ 0 1 0 1 0
⎪ ⎧ y = 0 → zw = 1 → z = 1, w = 1 0 1 1 0 0
⎪⎪ ⎪
⎪ ⎧ zw = 1 → z = 1, w = 1 0 1 1 1 0
f = x( y + zw) = 1 ⇔ ⎨ ⎪ ⎪
⎪ y + zw = 1 ⇔ ⎨ ⎪ ⎧ z = 0, w = 0 1 0 0 0 0
⎪ ⎪ y = 1 ⇒ ⎨ zw = 0 ⇒ ⎪ z = 0, w = 1 1 0 0 1 0
⎪ ⎪ ⎨
⎪ ⎪ z = 1, w = 0 1 0 1 0 0
⎪⎩ ⎪⎩ ⎪ ⎩
⎩ 1 0 1 1 1
1 1 0 0 1
1 1 0 1 1
1 1 1 0 1
1 1 1 1 1
29
2.5.1. Representación de las funciones lógicas en términos canónicos

Es importante que una función lógica esté expresada en términos canónicos
para poder trabajar convenientemente.
El nº de productos o sumas canónicas de “n” variables es 2n
Término canónico: dada una función lógica expresada en forma algebraica,
un término canónico es todo producto o suma, en el cual aparecen todas las
variables en su forma directa o negada, y está formado por:
• el producto de todas las variables del dominio de la función (ya estén
negadas o no), es lo que se conoce como minitérmino:
i=valor decimal equivalente al binario obtenido al sustituir las
variables por 1 o 0.
∏ x ≡ m n=número de variables.

i i
n
• el sumatorio de todas las variables del dominio de la función (ya
estén o no negadas), es lo que se conoce como maxitérmino:
∑xn
i ≡ Mi 30
Ejemplos: Indicar cuáles de estos términos son canónicos:

Para que fuera canónico,
tendría que ser
( x yz )
f ( x, y, z ) = xyz + xy ( z + x) + xy ⋅ z
canónico no canónico no canónico
f ( x, y , z ) = ( x + y + z ) ⋅ ( x + y ) ⋅ ( x + y + z )
canónico no canónico canónico
31
Forma canónica de una función lógica: expresión algebraica de la función
formada por una suma de minitérminos o un producto de maxitérminos. Hay
dos formas canónicas:
1ª forma canónica → ∑mi (sumatorio de minitérminos)
2ª forma canónica → πMi (producto de maxitérminos)
Ejemplos:
Observar que para que una función esté expresada en forma canónica, es
necesario que todos los términos que la componen estén también en forma
canónica (ya sea como maxitérminos o minitérminos).
1ª forma canónica de una función lógica:
0→x
f (x, y, z ) = x ⋅ y ⋅ z + x ⋅ y ⋅ z = Σmi 1→ x
2ª forma canónica de una función lógica:

0→x
( )
f (x, y, z ) = x + y + z ⋅ (x + y + z ) = ΠM i
1→ x 32
2.5.2. Teorema de expansión de Shannon

Método para pasar de tabla de verdad a 1ª forma canónica (∑mi):
1. Tomamos las combinaciones que tiene salida 1.
2. Cada una genera un minitérmino, donde se remplaza:
1 para la variable directa (x)
0 para la variable negada ( x )
Ejemplo: Obtener la 1ª forma canónica de la función cuya tabla de verdad es:
f ( x, y, z ) = xyz + x yz + xyz + xyz
f ( x, y, z ) = ∑ m(3, 4,6,7)
3
33
Método para pasar de tabla de verdad a 2ª forma canónica (ΠMi):
1. Tomamos las combinaciones que tienen salida 0.
2. Cada una genera un Maxitérmino donde se remplaza:
0 para la variable directa (x)
1 para la variable negada ( x )
Ejemplo: Obtener la 2ª forma canónica de la función cuya tabla de verdad es:
f ( x, y , z ) = ( x + y + z ) ⋅ ( x + y + z ) ⋅ ( x + y + z ) ⋅ ( x + y + z )
f ( x, y, z ) = ∏ M (0,1, 2,5)
3
34
Método para pasar de tabla de verdad a 1ª o 2ª forma canónica:
Ejemplo: Calcular las formas canónicas de algunas puertas elementales.
• Puerta AND de 2 entradas:
Entrada Salida
x
z x y z=x y
•
0 0 0
y
0 1 0
( )( )
→ 2ª F .C. → f (x, y ) = (x + y ) x + y x + y = ΠM (0,1,2)
1 0 0
1 1 1 →1ª F.C. → f (x, y ) = xy = m(3) Ambas expresiones
son equivalentes
• Puerta OR de 2 entradas:

Entrada Salida
x x y z=x+y Ambas
z
expresiones son
y
0 0 0 → 2ª F.C. → f (x, y ) = x + y = M (0) equivalentes
0 1 1
1 0 1 → 1ª F .C. → f (x, y ) = x y + x y + xy = Σm(1,2,3)
1 1 1 35
Ejercicio: Obtener la expresión en minitérminos y maxitérminos de:
Entradas Salida
x y z f(x,y,z)
0 0 0 1
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 1
1 1 1 1
f ( x, y, z ) = x yz + x yz + xyz + xyz + xyz ⇒ f ( x, y, z ) = ∑ m(0,1, 2, 6, 7)

3
f ( x, y, z ) = ( x + y + z ) ⋅ ( x + y + z ) ⋅ ( x + y + z ) ⇒ f ( x, y, z ) = ∏ M (3, 4,5)
3
36
2.5.3. Conversión de 1ª y 2ª forma canónica a tabla de verdad
De 1ª Forma Canónica a Tabla de Verdad:

•En la tabla de verdad colocamos a “1” todas aquellas salidas cuyos minitérminos
aparecen en la 1ª forma canónica.
• El resto de salidas las colocamos a “0”.
Ejemplo: Obtener la tabla de verdad de la función f a partir de su 1ª forma
canónica:
f (x, y, z ) = x yz + x y z + xyz = ∑ m(1,4,7)

001 100 111
37
Ejercicio: Sacar la tabla de verdad de:
f ( x, y, z ) = x yz + xyz + x yz + xyz + xyz

Entradas Salida
x y z f(x,y,z)
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 1
1 0 0 1
1 0 1 0
1 1 0 1
1 1 1 1
38
De la 2ª Forma Canónica a Tabla de Verdad:

•En la tabla de verdad colocamos a “0” todas aquellas salidas cuyos
Maxiterminos aparecen en la 2ª forma canónica.
•El resto de salidas las colocamos a “1”.
Ejemplo: obtener la tabla de verdad de la función f a partir de su 2ª forma
canónica:
Entradas Salida
x y z f(x,y,z)
0 0 0 1
0 0 1 0
0 1 0 0
( )( )( )
f (x, y, z ) = x + y + z ⋅ x + y + z ⋅ x + y + z = ΠM (1,2,7) 0 1 1 1
0 0 1 0 1 0 1 1 1 1 0 0 1
1 0 1 1
1 1 0 1
39
1 1 1 0
Ejercicio: Sacar la tabla de verdad de:
f ( x, y , z ) = ( x + y + z ) ⋅ ( x + y + z ) ⋅ ( x + y + z )
Entradas Salida
x y z f(x,y,z)
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 1
1 0 0 1
1 0 1 0
1 1 0 1
1 1 1 1
40
2.5.4. Conversión entre formas canónicas

Para pasar de 1ª a 2ª forma canónica:
1. Determinar los valores binarios de las entradas que no aparecen en la 1ª
forma canónica.
2. Expresar estos valores como Maxitérminos.
Ejemplo: Convertir la siguiente función expresada como 1ª forma canónica,
a 2ª forma canónica:
Entradas Salida
x y z f(x,y,z)
0 0 0 1 1ª FC f ( x, y, z ) = x yz + xyz + x yz + x yz + xyz
0 0 1 0 0 2 4 5 7
0 1 0 1
0 1 1 0 2ª FC f ( x, y , z ) = ( x + y + z ) ⋅ ( x + y + z ) ⋅ ( x + y + z )
1 0 0 1 1 3 6
1 0 1 1
1 1 0 0
41
1 1 1 1
Ejercicio: Pasar de la 1ª a la 2ª Forma Canónica:

f ( x, y ) = x ⋅ y ⇒ f ( x , y ) = ( x + y ) ⋅ ( x + y ) ⋅ ( x + y )
f ( x, y , z ) = ( x ⋅ y ⋅ z ) + ( x ⋅ y ⋅ z ) + ( x ⋅ y ⋅ z ) + ( x ⋅ y ⋅ z ) + ( x ⋅ y ⋅ z )
↓
f ( x, y , z ) = ( x + y + z ) ⋅ ( x + y + z ) ⋅ ( x + y + z )
f ( x, y, z, w) = ( x ⋅ y ⋅ z ⋅ w) + ( x ⋅ y ⋅ z ⋅ w) + ( x ⋅ y ⋅ z ⋅ w) + ( x ⋅ y ⋅ z ⋅ w) + ( x ⋅ y ⋅ z ⋅ w)
↓
f ( x, y, z, w) = ( x + y + z + w) ⋅ ( x + y + z + w) ⋅ ( x + y + z + w) ⋅ ( x + y + z + w) ⋅
⋅ ( x + y + z + w) ⋅ ( x + y + z + w) ⋅ ( x + y + z + w) ⋅ ( x + y + z + w) ⋅
⋅ ( x + y + z + w) ⋅ ( x + y + z + w) ⋅ ( x + y + z + w) 42
Para pasar de 2ª a 1ª forma canónica:

1. Determinar los valores binarios de las entradas que no aparecen en la 2ª
forma canónica.
2. Expresar estos valores como Minitérminos.
Ejemplo: convertir la siguiente función expresada como 2ª forma canónica a
1ª forma canónica:
Entradas Salida
2ª FC
x y z f(x,y,z)
0 0 0 1 ( )( )(
f ( x, y, z ) = x + y + z ⋅ x + y + z ⋅ x + y + z ⋅ x + y + z )( )
0 0 1 0
0 1 0 0 2 4 1 7
0 1 1 1
1 0 0 0 1ª FC f ( x, y, z ) = x yz + xyz + x yz + xyz
1 0 1 1
1 1 0 1 0 3 5 6
1 1 1 0
43
2ª FC → f ( x, y , z ) = ( x + y + z ) ⋅ ( x + y + z ) ⋅ ( x + y + z )
Entradas Salida 1 1 1 1 1 0 1 0 1
x y z f(x,y,z)
0 0 0 1
0 0 1 1
0 1 0 1
0 1 1 1 1ª FC→ f ( x, y, z ) = x yz + x yz + xyz + xyz + x yz
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 0

f ( x, y, z, w) = ( x + y + z + w) ⋅ ( x + y + z + w) ⋅ ( x + y + z + w) ⋅ ( x + y + z + w) ⋅ ( x + y + z + w)
↓
f ( x, y, z, w) = x yzw + x yzw + xyzw + xyzw + xyzw + xyzw +
1ª FC→
44
+ x yzw + x yzw + x yzw + xyzw + xyzw
2.5.5. Conversión de una función a su forma canónica

Conversión de función NO expresada en forma canónica a 1ª forma canónica :
f = ∑m
1.Aplicar la propiedad distributiva [ (a+b)•c=ac+bc ] para obtener una expresión en
forma de suma de productos.
2. A los términos producto no canónicos se les multiplica por términos (x+x)=1 (al
multiplicarlos por “1” no cambia su valor), donde x es la variable que falta. Al
resultado se le aplica el apartado (1) anterior.
3. Simplificar la función mediante propiedades y axiomas.
Ejemplo: Convertir la siguiente función a su 1ªforma canónica:
( )
f ( x, y, z ) = x y + z + z = x y + xz + z = x y ( z + z ) + xz ( y + y ) + z ( x + x )( y + y ) =
= ( x yz ) + ( x y z ) + ( xy z ) + ( x y z ) + xz ( y + y ) + xz ( y + y ) = ( x yz ) + ( x y z ) + ( xy z ) + ( x y z ) +
+( xyz ) + ( x yz ) + ( xyz ) + ( x yz ) = ( x yz ) + ( x y z ) + ( xy z ) + ( xyz ) + ( xyz ) + ( x yz )
45
Ejercicio: Convertir a 1ª Forma Canónica:
f ( x, y, z ) = xy + xz + xyz

f ( x, y, z ) = ( x + y ) + ( xyz ) + ( x ( y + z ))
46
Conversión de función NO expresada en forma canónica a 2ª forma canónica :
Para convertir una función, que no está expresada en su forma canónica,
a su 2ª forma canónica :
f = ΠM
f M
1.Aplicar la propiedad distributiva [ (a•b)+c=(a+c)(b+c) ] para obtener una expresión
1.Aplicar la propiedad distributiva [ (a•b)+c=(a+c)(b+c) ] para obtener una
en forma de producto de sumas.
expresión en forma de producto de sumas.
2. A los términos no canónicos se les suma (x•x)=0 (al sumarles un “0” no cambia su
2. A los términos
valor), donde x no canónicos se lesAl resultado se le aplica el apartado (1)
es la variable que falta. suma (x•x)=0 (al sumarles un “0” no
cambia su valor), donde x es la variable que falta. Al resultado se le
anterior.
aplica el apartado (1) anterior.
Ejemplo:
Ejemplo:Convertir la siguiente función a su 2ªforma canónica:
Convertir la siguiente función a su 2ªforma canónica:
f x, y , z x y z z (x z )( y z z) (x z ) ( y 1) (x z) 1 (x z) 0
a c
1
b
(x z) ( y y) (x y z) ( x y z)
c â b (a c) (b c )
0 48 47
f ( x, y, z ) = ( x + y ) + ( xyz ) + ( x ( y + z ))
48
2.5. SIMPLIFICACIÓN DE FUNCIONES BOOLEANAS

Objetivo de la simplificación de funciones booleanas: obtener el circuito
más simple que realice una determinada función lógica.
Métodos de simplificación de funciones booleanas:

1. Reducción algebraica, aplicando postulados y propiedades de álgebra
de conmutación.
2. Mapas de Karnaugh.
3. Método de Quine-McCluskey. Se emplea cuando se trabaja con más de
seis variables. Es muy adecuado para su programación en ordenadores,
pero muy laborioso de resolver a mano. (no se verá en este curso).
49
Consiste en simplificar la expresión algebraica, mediante el uso de las
Consiste en simplificar la expresión algebraica, mediante el uso de las
Consistedel
en algebra
simplificar la expresión algebraica, mediante
método, el
propiedades del algebra de Boole. El inconveniente del método,
propiedades de Boole. El inconveniente del esuso
queede
nolas
s que no
propiedades
es sistemático, del algebra
puede ser largodeyBoole.
costosoEl yinconveniente
no es fácil dedel método, es que no
implementar.
es sistemático, puede ser largo y costoso y no es fácil de implementar.
es sistemático, puede ser largo y costoso y no es fácil de implementar.
Ejemplo: Simplificar la siguiente función mediante el algebra de Boole.
f ( x, y, z ) xy x( y z ) y ( y z ) xy xy xz yy yz
f ( x, y, z ) xy x( y z ) y ( y z ) xy xy xz yy yz
xy xz y yz xy xz y (1 z ) xy xz y xz y ( x 1) xz y
xy xz y yz xy xz 1 y (1 z ) xy xz y xz 1 y ( x 1) xz y
Ejemplo: Simplificar la siguiente función1 mediante el algebra de Boole.1
f ( x, y, z ) ( x y ) ( x y ) ( x y ) ( x y ) ( x y ) ( x y ) ( x y ) xx xy x y yy )
f ( x, y, z ) ( x y ) ( x y ) ( x y ) ( x y ) ( x y ) ( x y ) ( x 0 y ) xx xy 0x y yy )
( x y ) xy x y ( x y ) xy ( x y ) ( x y ) xy ( x y )( x y ) ( x y ) xy0 0
( x y ) xy x y ( x y ) xy ( x y ) ( x y ) xy (0 x y )( x y ) ( x y ) xy
xxy xyy xy xy xy 0 4
xxy xyy xy xy xy 4 50
50
f ( x, y, z , w) xyzw xyzw xy zw xy zw xyz ( w w) xy z ( w w)
1 1
xyz xy z xy ( z z ) xy
1
Ejemplo: Un estudiante quiere matricularse de una asignatura y para ello
Ejemplo: Un estudiante quiere matricularse de una asignatura y para ello debe cumplir
debe cumplir alguno de estos requisitos:
alguno de estos requisitos:
A) Haber aprobado más de 80 créditos y tener buen expediente
1.Haber aprobado más de 80 créditos y tener buen expediente
B) Haber aprobado más de 80 créditos, estudiar Ingeniería y tener
2.Haber aprobado más de 80 créditos, estudiar Ingeniería y tener apoyo de un Tutor
apoyo de un Tutor
3.No haber aprobado más de 80 créditos y estudiar Ingeniería
C) No haber aprobado más de 80 créditos y estudiar Ingeniería
4.Tener buen expediente y apoyo de un Tutor
D) Tener buen expediente y apoyo de un Tutor
5.Estudiar Ingeniería y no tener apoyo de un Tutor
E) Estudiar Ingeniería y no tener apoyo de un Tutor
F) No haber aprobado 80 créditos y tener buen expediente
6.No haber aprobado 80 créditos y tener buen expediente
5
Obtener la función lógica que describa la matriculación del alumno.
Obtener la función lógica que describa la matriculación del alumno.
51
Primero hay que definir las variables y la función:
Primero hay que definir las variables y la función:
1 80creditos 1 BuenExpediente
C E
0 80creditos 0 MalExpediente
1 EstudiaIngenieria 1 ApoyoTutor
I T
0 NoEstudiaIngenieria 0 NoApoyoTutor
1 SeMatricula
F (C , E , I , T )
0 NoSeMatricula
F (C , E , I , T ) CE CIT CI ET IT CE (C C ) E CIT ET IT CI
A B C D E F
1
E ET CIT IT CI E (1 T ) CIT IT CI E CIT IT CI

1
E CIT I (C T ) E CIT I (CT ) E I (CT CT ) E I 6 52

1 52
2.5.2. Mapas de Karnaugh

Definición: Un mapa de Karnaugh es un diagrama utilizado para la
minimización de funciones algebraicas booleanas. Los términos se organizan
por celdas, de forma que se aprovecha la propiedad de adyacencia incluso en
los bordes del mapa.
•Consiste en una serie de cuadrados, cada uno de los cuales representa una
línea de la tabla de verdad.
•Como la tabla de verdad de una función de N variables posee 2N filas, el mapa
K correspondiente debe poseer también 2N cuadrados.
•Cada cuadrado alberga un 0 ó un 1, dependiendo del valor que toma la
función en cada fila.
•Las tablas de Karnaugh se pueden utilizar para funciones de hasta 6
variables.
•Con este método se obtiene una expresión mínima.
53
• Cada celda de un mapa de Karnaugh se corresponde con un término
canónico (minitérmino o maxitérmino) de dicha función. Por eso la
importancia de expresar una función en su 1ª o 2ª forma canónica.
• Los mapas de Karnaugh proporcionan un método sistemático de
simplificación de expresiones booleanas. Si se aplican correctamente,
generan la expresión suma de productos (o producto de sumas) más
simple posible de una determinada función lógica.
Expresión irreducible: Cuando no se puede eliminar ningún término ni
variable, aplicando los axiomas y propiedades del algebra de Boole, ni
simplificar más, utilizando la propiedad de adyacencia.
Expresión mínima: Cuando se ha reducido al menor nº de términos y
variables posibles. El inconveniente es saber cuando una expresión
irreducible es mínima, es decir, saber escoger un método de reducción
adecuado.
Exp.Irreducible ⇒ Exp.Minima
54
Propiedad de Adyacencia: Dos términos son adyacentes si se diferencian
únicamente en el estado de una variable. Con la propiedad de adyacencia,
Propiedad de Adyacencia: Dos términos son adyacentes si se diferencian
se reduce una variable y un término. Es la propiedad que utilizan muchos
únicamente en el estado de una variable. Con la propiedad de adyacencia,
algoritmos de reducción de funciones.
se reduce una variable y un término. Es la propiedad que utilizan muchos
algoritmos de reducción de funciones.
xy z ⎫⎪ ( x + y + z + w) ⎫⎪
xy
⎬ zson adyacentes son adyacentes
( x y z w) ⎬
son adyacentes son adyacentes
x y zx⎪⎭y z ( (xx+ yy + zz + ww)) ⎪⎭
Ejemplo: Simplificar la función, usando la propiedad de adyacencia.
Ejemplo: Simplificar la función, usando la propiedad de adyacencia.
f ( x, y , z ) xy z x y z x y z x y z xyz xyz x yz
f ( x, y , z ) xz ( y y ) yz ( x x) x y ( z z )
1 1 1
xz yz x y
9
55
Código GRAY: Es un código cíclico en el que de un estado al siguiente, solo
cambia un bit.
Ejemplo para un código GRAY de 3 bits:

000-001-011-010-110-111-101-100
Ejemplo para un mapa de karnaugh de 2 variables:
Tabla de verdad: Mapa de Posibles valores

Karnaugh: de la ENTRADA
Entradas Salida (Y)
x y z
x z=f(x,y)
Circuito 0 0 0
y digital 0 1 1 Posibles
1 0 0 valores de la
ENTRADA (X)
1 1 0
Valores de la SALIDA (Z)
para las posibles
combinaciones de los valores
de las entradas
56
Ejemplo para 3 variables:

x s=f(x,y,z)
y Circuito
z digital
Tablas de verdad: Mapas de Karnaugh:
x y z s x y z s
0 0 0 1 0 0 0 1 Z
0 1
0 0 1 0 0 0 1 0 XY
YZ
0 1 0 0 0 1 0 0 00 1 0 00 01 11 10
X
0 1 1 1 0 1 1 1 01 0 1
0 1 0 1 0
1 0 0 0 1 0 0 0
11 1 0
1 0 1 1 1 0 1 1 1 0 1 0 1
10 0 1
1 1 0 1 1 1 0 1
1 1 1 0 1 1 1 0
57
Minimización de 1ª forma canónica mediante mapas de Karnaugh

Paso 1) Colocar “1” en las celdas correspondientes del mapa de Karnaugh.
Ejemplo: Obtener el mapa de Karnaugh de la siguiente función de 4 variables
( ) ( ) ( ) ( ) ( ) ( ) ( ) (
f (x, y, z , w) = x y z w + x yz w + x y zw + x yz w + xy zw + xyz w + x y z w + x yz w = )
x y z w s = Σm(0,2,5,6,8,10,13,14)
0 0 0 0 1
0 0 0 1 0
0 0 1 0 1 Mapa de
0 0 1 1 0
Karnaugh:
0 1 0 0 0
ZW
0 1 0 1 1 00 01 11 10
XY
0 1 1 0 1
00 1 0 0 1
0 1 1 1 0
1 0 0 0 1
01 0 1 0 1
1 0 0 1 0
1 0 1 0 1 11 0 1 0 1
1 0 1 1 0
10 1 0 0 1
1 1 0 0 0
1 1 0 1 1
1 1 1 0 1 58
1 1 1 1 0
Paso 2) Asociar celdas adyacentes.

Son celdas adyacentes aquellas que comparten un lado. El mapa de
Karnaugh es cíclico, es decir, la fila superior y la inferior son adyacentes entre si,
y la columna izquierda y derecha también son adyacentes entre sí.
Ejemplos de celdas adyacentes para una mapa de Karnaugh de 4
variables:
00 01 11 10 00 01 11 10
00 00
01 01
11 11
00 01 11 10
10 10
00
01
11
00 01 11 10 00 01 11 10
10
00 00
01 01
11 11
10 10
59
Objetivos de la asociación:

a) Obtener el menor número posible de grupos à menos sumandos
b) Obtener grupos del mayor tamaño posible à menos variables en cada sumando
Para realizar los grupos asociando las celdas se han de seguir las siguientes
reglas:
a. Un grupo sólo puede concatenar 1,2,4,8,…,2n celdas, agrupaciones de
minitérminos, si se simplifica con 1s, y maxitérminos si se simplifica con
0s, siendo n=0,1,2,3…nº de variables.
b. Cada celda del grupo tiene que ser adyacente a una o más celdas del
mismo grupo (no tienen que porque ser todas adyacentes entre sí).
c. Los grupos deben ser del tipo fila, columna, rectángulo (No se pueden
formar grupos en diagonal, pues no hay adyacencia)
60
d. Cada grupo debe tener el mayor número posible de “1”s
e. Cada “1” del mapa debe de estar incluido en un grupo como mínimo,
aunque puede pertenecer a más de un grupo a la vez, si con ello
se consiguen grupos mayores.
f. Se eliminan los grupos en los que todos sus 1s, estén contenidos en
otros grupos.
Paso 3) Cada grupo da lugar a un término producto (en el caso de
simplificar por 1s), o a un término suma (en el caso de simplificar por
0s), compuesto por las variables que no cambian su valor en el grupo.
Después se suman todos los términos obtenidos (en el caso de
simplificar por 1s), o se multiplican (en el caso de simplificar por 0s).
61
Continuación del mismo ejemplo del Paso 1:
ZW
00 01 11 10
XY
00 1 0 0 1
01 0 1 0 1
11 0 1 0 1
10 1 0 0 1
Objetivo: Hemos simplificado la función:
( ) ( ) ( ) ( ) ( ) (
f ( x, y, z, w ) = x yzw + x yzw + xyzw + xyzw + xyzw + xyzw + x yzw + x yzw ) ( ) ( )
f ( x, y, z ) = yzw + yw + zw
62
Ejemplos de Minimización de la 1ª Forma Canónica mediante Karnaugh
f ( x, y, z ) = x + x y + xyz = x( y + y )( z + z ) + x y ( z + z ) + xyz =
= xy ( z + z ) + x y ( z + z ) + x yz + x yz + xyz =
= xyz + xyz + x yz + x yz + x yz + x yz + xyz
XY
Z
0 1
x
00 1 1
01 1 1
⇒ f ( x, y , z ) = x + y + z
11 1 0
10 1 1
↓ →y
z 63
f ( x, y , z ) yz xz yz ( x x) xz ( y y)
xyz xyz xy z x y z
111 011 010 000
Z 0 1
XY
00 1 0
01 1 1
f ( x, y , z ) yz xz
11 0 1
10 0 0
f ( x, y , z ) x y z xyz xyz xy z
Z 0 1
XY
00 1 0
f ( x, y , z ) x y z xy yz
01 0 1
11 1 1
18
10 0 0
64
f ( x, y, z) = x yz + x yz + xyz + x yz + x yz + xyz
xz
Z
0 1
XY
00 1 1
01 1 0
⇒ f ( x, y, z ) = xz + xz + y
11 0 1
10 1 1
y
xz
f ( x, y, z ) = x yz + x yz + xyz + xyz + x yz + x yz + xyz + xyz
YZ
00 01 11 10
X
0 1 1 1 1
⇒ f ( x, y , z ) = 1 65
1 1 1 1 1
f ( x, y, z, w) = x yzw + x yzw + xyzw + xyzw + xyzw + xyzw + x yzw + x yzw

ZW
00 01 11 10
XY
00 1 1 0 0
01 1 1 1 1 ⇒ f ( x, y, z ) = xz + xy + x yw
11 0 0 0 0
10 0 1 1 0
f ( x, y, z, w) = x yzw + xyzw + xyzw + x yzw + xyzw + xyzw + xyzw +

+ xyzw + x yzw + x yzw + x yzw
ZW
00 01 11 10
XY
00 1 0 0 1
01 1 1 0 1 ⇒ f ( x, y, z ) = w + yz + x yz
11 1 1 0 1
66
10 1 0 1 1
Minimización de 2ª forma canónica mediante mapas de Karnaugh

Paso 1) Colocar “0” en las celdas correspondientes del Mapa de Karnaugh
Ejemplo: simplificar mediante Karnaugh la siguiente función
( )( )( )( )
f (x, y, z ) = x + y + z ⋅ x + y + z ⋅ x + y + z ⋅ x + y + z = ΠM (1,4,5,6)
1 0 1 1 0 0 0 0 1 1 1 0
(5) (4) (1) (6)
Paso 2) Asociar celdas adyacentes, pero buscando en este caso asociar los “0”s.
Z
0 1
XY
00 1 0
01 1 1
11 0 1
10 0 0
Paso 3) Obtener un término suma para cada grupo y multiplicar los grupos resultantes.
f ( x, y , z ) = ( x + z ) ⋅ ( y + z ) 67
f ( x, y, z ) = y + xz + xz = y ( x + x)( z + z ) + xz ( y + y ) =
= yx( z + z ) + x y ( z + z ) + xyz + x yz + x yz + xyz =
= x yz + x yz + x yz + x yz + xyz + x yz + xyz + x yz =
= x yz + x yz + x yz + x yz + xyz + xyz
Z
0 1
XY
00 1 1
01 1 0
f ( x, y , z ) = ( x + y + z ) ⋅ ( x + y + z )
11 0 1
10 1 1
68
f ( x, y, z ) = ( x + y + z ) ⋅ ( x + y + z ) ⋅ ( x + y + z ) ⋅ ( x + y + z ) ⋅ ( x + y + z )
Z
0 1
XY
00 0 0
01 0 0
f ( x, y , z ) = x ( y + z )
11 0 1
10 1 1
69
f ( x, y , z ) = ( x + y + z ) ⋅ ( x + y + z ) ⋅ ( x + y + z ) ⋅ ( x + y + z ) ⋅ ( x + y + z ) ⋅
⋅ ( x + y + z) ⋅ ( x + y + z) ⋅ ( x + y + z)
YZ
00 01 11 10
X
0 0 0 0 0
⇒ f ( x, y , z ) = 0
1 0 0 0 0
f ( x, y, z, w) = ( x + y + z + w) ⋅ ( x + y + z + w) ⋅ ( x + y + z + w) ⋅
⋅ ( x + y + z + w) ⋅ ( x + y + z + w)
f ( x, y, z, w) = ( x + y + z ) ⋅ ( x + z + w) ⋅ ( x + y + z + w)
70
f ( x, y, z , w) = ( x + y + z + w) ⋅ ( x + y + z + w) ⋅ ( x + y + z + w) ⋅
⋅( x + y + z + w) ⋅ ( y + z + w)
Por ceros f ( x, y, z , w) = ( z + w) ⋅ ( x + y + w) ⋅ ( x + y + z )
Por unos f ( x, y, z , w) = xw + yw + yz + xz
71
f ( x, y, z , w) = ( x + y + z + w) ⋅ ( x + y + z + w) ⋅ ( x + y + z + w) ⋅
⋅( x + y + z + w) ⋅ ( x + y + z + w)
f ( x, y, z, w) = ∏ M (2,3, 4,9,12)
4
f ( x, y, z, w) = ∑ m(0,1,5,6,7,8,10,11,13,14,15)
4
Por ceros f ( x, y, z, w) = ( x + y + z ) ⋅ ( y + z + w) ⋅ ( x + y + z + w)
Por unos f ( x, y, z, w) = yw + yz + xz + x yz + x yz 72
Condiciones indiferentes en los mapas de Karnaugh

- Las condiciones indiferentes se usan cuando tenemos combinaciones de las variables de
entrada que no se pueden dar, o sea indiferente que su salida valga “1” o “0”.
- A las condiciones indiferentes (X) se les asigna un “1” o un “0”, según nos interese para
simplificar la función.
A una parte de las condiciones indiferentes que aparecen
en un mapa de Karnaugh se les puede asignar un “1” y a la otra un “0”,
según nos convenga.
La utilización de los términos indiferentes va a permitir en muchos
casos simplificar aun más la función.
Ejemplo: diseñar una función lógica que cumpla la siguiente tabla de verdad:
73
Mapas de Karnaugh de 5 variables
Una tabla de verdad con 5 variables tiene 32 combinaciones posibles (25) . Ello
supone que para su representación son necesarias 32 celdas en el Mapa de
Karnaugh.
Considerar en estos casos lo siguiente:
- Se construyen dos mapas de 16 celdas. Una de las cinco variables se toma fija con
un valor de “1” en uno de los mapas y un valor de “0” en el otro.
- La adyacencia entre los dos mapas se produce entre las celdas que ocupan la
misma posición.
No aparece la variable X
x y wt Adyacentes. porque dentro del grupo
tiene los valores “0” y
Forman el término y z wt “1”.
yz yz
wt 00 01 11 10 wt 00 01 11 10
00 0 0 0 1 00 0 0 0 1
01 1 1 0 0 01 0 0 0 0
11 0 0 0 0 11 0 0 0 0
10 0 1 0 0 10 0 1 0 0
x=0 x=1
Adyacentes.
Forman el término yzwt 74
Ejemplo: simplificar en suma de productos mínima la siguiente función de 5
variables.
f ( x, y, z , w, t ) = xyzwt + xyzwt + xyzwt + xyzwt + xyzwt + xyzwt + xyzwt +

+ xyzwt + x yzwt + xyzwt + x yzwt + xyzwt + x yzwt + x yzwt +
+ x yzwt + x yzwt + x yzwt
YZ YZ
00 01 11 10 00 01 11 10
WT WT
00 0 0 0 1 00 0 0 0 1
01 0 1 1 1 01 0 1 1 1
11 1 1 0 1 11 0 0 0 1
10 1 1 0 1 10 0 1 0 1
X=0 X=1
f ( x, y, z , w, t ) = yz + zwt + x yw + yzwt 75
Ejemplo: simplificar en suma de productos mínima la siguiente función de 5
variables.
f ( x, y, z, w, t ) = x yzwt + x yzwt + xyzwt + xyzwt + xyzwt + x yzwt
YZ YZ
00 01 11 10 00 01 11 10
WT WT
00 0 0 0 0 00 0 0 0 0
01 1 1 1 1 01 0 0 0 0
11 0 0 0 0 11 1 0 0 1
10 0 0 0 0 10 0 0 0 0
X=0 X=1
f ( x, y, z , w, t ) = xwt + xzwt 76
2.6. FAMILIAS LÓGICAS

• Los circuitos digitales emplean componentes encapsulados, los cuales pueden albergar puertas
lógicas o circuitos lógicos más complejos (ej. microprocesadores).
• Estos componentes están estandarizados, para que haya un compatibilidad entre fabricantes, de
forma que las características más importantes sean comunes.
• De forma global los componentes lógicos se dividen en dos familias:
– TTL (Transistor- Transistor Logic): Diseñada para una alta velocidad y que emplea transistores
bipolares.
– CMOS (Complementary MOS): Diseñada para bajo consumo. Utiliza transistores MOSFET.
• Actualmente dentro de estas dos familias (CMOS y TTL) se han creado otras, que intentan conseguir
lo mejor de ambas.
• Otra familia menos usada es la ECL (Emitter- Coupled Logic), la cual es una mezcla entre TTL y
CMOS en un intento de conseguir lo mejor de ambas. En raras ocasiones se emplea. Se caracteriza
por su muy elevada velocidad de operación, pero también por su alto precio y consumo eléctrico.
77
Ejemplo: puerta NAND con tecnología TTL.
Una puerta NAND TTL está formada por un conjunto de transistores y de resistencias:
78
2.6.1 Nomenclatura Puertas Lógicas

Ejemplo: 74HC00
•74 à Serie. Denominación comercial que indica la calidad.
– 54 à [-55ºC a 125ºC] (aplicaciones militares y aeronáuticas)
– 74 à [0ºC a 70ºC]
•HC à Tipo de tecnología.
– TTL (L,H,S, LS, AS, ALS).
• L: Baja potencia, y por lo tanto bajo consumo
• H: Alta velocidad
• S: Schottky. Menores tiempos de propagación
• LS: Schottky de baja potencia
• AS: Schottky avanzado. Versión mejorada de la versión S
• ALS: Schtottky avanzado de baja potencia. Gran reducción del consumo
– CMOS (HC/HCT, AC/ACT).
• HC: Alta velocidad
• HCT: Alta velocidad. Compatible en voltajes con TTL
• AC: Avanzada. Más velocidad y menor consumo de potencia que las
79
versiones anteriores. La ACT es compatible con voltajes TTL
•00 à Tipo de puerta lógica

– 00 à NAND
– 02 à NOR
– 04 à NOT
– 08 à AND
– 32 à OR
– 86 à XOR
80
81
2.6.2 Parámetros de las Puertas Lógicas

Las puertas lógicas no son dispositivos ideales, por lo que presentarán unas limitaciones
impuestas por el propio diseño interno de los dispositivos lógicos. Internamente la familia TTL
emplea transistores bipolares, mientras que la familia CMOS emplea MOSFET.
1.Niveles de voltaje:

Las siguientes son las definiciones de niveles de voltaje que define el fabricante como
mínimos y máximos para los niveles altos y bajos de una puerta:
Voltajes de salida:

– VOH max: Voltaje de salida máximo que se entrega cuando su salida está a nivel alto.
– VOH min: Voltaje de salida mínimo que se entrega cuando su salida está en el nivel alto.
– VOL max: Voltaje de salida máximo que se entrega cuando su salida está en el nivel bajo.
– VOL min: Voltaje de salida mínimo que se entrega cuando su salida está en el nivel bajo.
Voltajes de entrada:

– VIH min: Voltaje mínimo que puede ser aplicado en la entrada de una puerta y ser
reconocida por ésta como nivel alto.
– VIL max: Voltaje máximo que puede ser aplicado en la entrada de una puerta y ser
reconocida por ésta como nivel bajo.
2.Margen de transición:
– Se corresponde con el rango de tensiones en que la salida o entrada de una puerta es
indeterminada. En esta zona la puerta se comporta de forma incorrecta.
82
Niveles de voltaje (TTL):

PUERTA LÓGICA 1 PUERTA LÓGICA 2
(Margen de transición)
83
Niveles de voltaje (CMOS, CON Valimentación=5V):


84
Niveles de voltaje (CMOS, CON Valimentación=3,3V):

(Margen de transición) (Margen de transición)
85
3. Ruido: Es el elemento más común que puede hacer que el circuito no funcione. Δ0 y
Δ1, son los márgenes de ruido para el nivel bajo y alto respectivamente, este margen
se establece para prevenir respuestas falsas que podrían ser causadas por el ruido
introducido en el sistema.
Δ1
Δ0
86
4. Fan-Out: Cuando la salida de una puerta se conecta a una o más entradas de otras
puertas se genera una carga en la puerta excitadora. Existe un límite para el número de
entradas de carga que una puerta puede excitar. Este límite se denomina fan-out de la
puerta.
“El Fan-Out es el máximo número de entradas de puertas en paralelo que se pueden
conectar a la salida de otra con las mismas características.”
87
5. Tiempo de propagación: Definimos como tiempo de propagación el tiempo
transcurrido desde que la señal de entrada pasa por un determinado valor hasta que
la salida reacciona a dicho valor. Se tienen dos tiempos de propagación:
– Tphl = tiempo de propagación de nivel alto (high) a bajo (low).
– Tplh = tiempo de propagación de nivel bajo (low) a alto (high).
– Como norma se suele considerar el tiempo medio de propagación, que se calcula
como:
Tpd = (Tphl + Tplh)/2
H
50%
Entrada
L
Entrada Salida
H
Salida 50%
tPHL tPLH
6. Frecuencia máxima de funcionamiento, se define como:

Fmax = 1 / (4 * Tpd)
88
7. Entradas NO utilizadas: Diferencias entre TTL y CMOS al dejar entradas sin usar:
– En TTL, si dejamos una entrada sin conectar (al aire), se comporta como si
tuviera un nivel lógico alto (“1”). Hay que considerar que incluso en aquellos casos
en los que la entrada a nivel alto no repercuta en la salida debe evitarse dejar al
aire dichas entradas, ya que actúan como antenas que pueden captar ruidos y
pueden ocasionar fallos de funcionamiento.
Mejor dejar todas las

entradas c onectadas
– En CMOS, nunca debemos dejar una entrada sin conectar, porque a través de
ella podrían captarse ruidos y cargas estáticas que podrían destruir el
componente. Al contrario de lo que ocurre en la familia TTL, en la familia CMOS
una entrada al aire puede tener cualquier valor (“0”, “1” o indeterminado).
89
2.6.3 Encapsulado Circuitos Integrados (CIs)
DIP o DIL Flat-Pack SOIC
PLCC LCCC
90
Encapsulado DIP o DIL: Éste es el encapsulado más empleado en montaje por taladro
pasante en placa, aunque también pueden montarse sobre zócalo. Puede ser cerámico
(marrón) o de plástico (negro). Un dato importante en todos los componentes es la
distancia entre patillas. Así, en este tipo el estándar se establece en 0,1 pulgadas
(2,54mm).
Zócalo para c ircuitos integrados Vista lateral de un e ncapsulado

DIP/DIL DIP
91
Encapsulado FLAT-PACK: Se diseñan para ser soldados en máquinas automáticas o
semiautomáticas, ya que por la disposición de sus patillas se pueden soldar por puntos.
El material con el que se fabrican es cerámico. Sus terminales tienen forma de ala de
gaviota. La distancia entre patillas es de 1,27 mm, la mitad que en los DIP.
Encapsulado flat-pack montado

sobre la placa de un disco duro
92
Encapsulado SOIC.- Circuito integrado de pequeño contorno. Son los más populares en
los circuitos de lógica combinacional, tanto en TTL como en CMOS. También la
terminación de las patillas es en forma de ala de gaviota. Se sueldan directamente sobre
las pistas de la placa de circuito impreso, en un área denominada footprint. La distancia
entre patillas es de 1,27 mm.
Vista lateral
de un encapsulado S OIC
Dos encapsulados S OIC (74HC04, puertas NOT

y 7 4HCT00, puertas NAND)
montados en la placa de un disco duro
93
Encapsulado PLCC.- Se emplea en técnicas de montaje superficial pero, generalmente,
montados en zócalos. Esto permite su uso en técnicas de montaje convencional. Se
fabrican en material plástico. La distancia entre terminales es de 1,27 mm.
Zócalo de montaje
Encapsulado LCCC.- Al igual que el anterior se monta en zócalo y puede utilizarse tanto
en montaje superficial como en montaje de taladro pasante. Se fabrica en material
cerámico y la distancia entre terminales es de 1,27 mm.
94
2.6.4 Hojas de características.
Los fabricantes publican hojas de características (datasheets) de sus

circuitos integrados en los que se recogen sus principales especificaciones.
Dichas hojas de características se pueden obtener, por ejemplo, desde las
páginas de los fabricantes:
•http://www.onsemi.com/
•http://www.ti.com/
O de los proveedores:

•https://es.farnell.com
•https://www.mouser.es/
•https://www.digikey.es/
95

Tema 2 - Circuitos Logicos Elementales - 2020-2021

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Tema 2 - Circuitos Logicos Elementales - 2020-2021

Cargado por

Copyright:

Formatos disponibles

Escuela Politécnica Superior de Elche

TEMA 2: Circuitos lógicos elementales

Javier Rubiato / Higinio Alavés / Jose A. Palazón

TEMA 2. INDICE

RE 3-1 Example Output A B C x A B C D x

th OR FIGURE 3-3 Symbol and A B C x 5A 1 B 1C

FIGURE 3-5 Example 3-2. A 1

FIGURE 3-15 More NOTInCircuit

2.2 Algebra de Boole

Suma lógica Producto lógico

2.2.2 Algebra de Boole: Propiedades

2.2.4 Algebra de Conmutación: Claude Shannon

2.2.4 Algebra de Conmutación: Claude Shannon

2.3 Puertas lógicas NO elementales (XOR y XNOR)

2.4 Implementación de funciones lógicas con puertas NAND y NOR

Considerar las siguientes situaciones:

-­ Puerta NAND de 2 entradas con puertas NAND de 3:

-­ Puerta NOR de 2 entradas con puertas NOR de 3 entradas:

2.4.1 Convertir a puertas NAND

Ejemplo NAND 2 Entradas:

Ejemplo NAND varias Entradas:

Ejemplo NAND varias Entradas:

f ( x, y, z ) = x yz + x yz + xyz = x y ( z + z ) + xyz = x y + xyz =

2.4.2 Convertir a puertas NOR

Ejemplo NOR 2 Entradas:

Ejemplo NOR varias Entradas:

Ejemplo NOR varias Entradas:

2.5 Funciones Lógicas

Hay varias formas de representar una función lógica:

2. Convirtiendo la expresión algebraica en una numérica:

3. Mediante su tabla de verdad:

2.5.1. Representación de las funciones lógicas en términos canónicos

∏ x ≡ m n=número de variables.

Ejemplos: Indicar cuáles de estos términos son canónicos:

2ª forma canónica de una función lógica:

2.5.2. Teorema de expansión de Shannon

f ( x, y, z ) = xyz + x yz + xyz + xyz

• Puerta OR de 2 entradas:

Ejercicio: Obtener la expresión en minitérminos y maxitérminos de:

f ( x, y, z ) = x yz + x yz + xyz + xyz + xyz ⇒ f ( x, y, z ) = ∑ m(0,1, 2, 6, 7)

De 1ª Forma Canónica a Tabla de Verdad:

f (x, y, z ) = x yz + x y z + xyz = ∑ m(1,4,7)

Ejercicio: Sacar la tabla de verdad de:

f ( x, y, z ) = x yz + xyz + x yz + xyz + xyz

De la 2ª Forma Canónica a Tabla de Verdad:

Ejercicio: Sacar la tabla de verdad de:

2.5.4. Conversión entre formas canónicas

Ejercicio: Pasar de la 1ª a la 2ª Forma Canónica:

Para pasar de 2ª a 1ª forma canónica:

Ejercicio: Pasar de la 2ª a la 1ª Forma Canónica:

Ejercicio: Pasar de la 2ª a la 1ª Forma Canónica:

2.5.5. Conversión de una función a su forma canónica

Ejercicio: Convertir a 1ª Forma Canónica:

Ejercicio: Convertir a 1ª Forma Canónica:

Ejercicio: Convertir a 2ª Forma Canónica:

2.5. SIMPLIFICACIÓN DE FUNCIONES BOOLEANAS

Métodos de simplificación de funciones booleanas:

E ET CIT IT CI E (1 T ) CIT IT CI E CIT IT CI

E CIT I (C T ) E CIT I (CT ) E I (CT CT ) E I 6 52

2.5.2. Mapas de Karnaugh

Ejemplo para un código GRAY de 3 bits:

Ejemplo para un mapa de karnaugh de 2 variables:

Tabla de verdad: Mapa de Posibles valores

- Puerta NAND de 2 entradas con puertas NAND de 3:

- Puerta NOR de 2 entradas con puertas NOR de 3 entradas:

DIP o DIL Flat-Pack SOIC

Encapsulado flat-pack montado