INSTITUTO TECNOLÓGICO DE MÉRIDA

DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y

ELECTRÓNICA
REPORTE DE LA PRÁCTICA

DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA

Carrera: Ingeniería Eléctrica

Materia: Electrónica Grupo: 5FA

Digital
Numero de 4 Fecha de entrega:
practica 17/11/2023

Nombre de la practica DISEÑO DE UN CIRCUITO

COMBINATORIO

Nombres de los integrantes Matricula

Russell Antonio Pareja Cetina E21080103
José Manuel Sosa Peregrino E21080107
Jose Carlos Covarrubias E19080419
Pereira

Electrónica digital Practica 1 José Manuel

Russell Pareja
Carlos Covarrubias
 INSTITUTO TECNOLÓGICO DE MÉRIDA
DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y
ELECTRÓNICA
REPORTE DE LA PRÁCTICA

Introducción
Estos diagramas permiten simplificar de manera sistemática, fácil y rápida las funciones
lógicas. La principal limitación de este enfoque radica en la dificultad que surge al
intentar simplificar funciones con más de seis variables. En otras palabras, los
diagramas para hasta cuatro variables son bastante simples. Al pasar a los de cinco
variables, la complejidad aumenta ligeramente pero aún es posible simplificar
rápidamente. Sin embargo, al agregar otra variable para llegar a los diagramas de seis
variables, la complejidad se incrementa considerablemente. En términos generales, se
puede afirmar que el tiempo necesario para simplificar una función lógica mediante un
diagrama de seis variables es considerablemente mayor que el tiempo requerido para
simplificar una función de cinco variables, aunque aún es factible. Para diagramas con
más de seis variables, la complejidad es tan alta que el tiempo necesario para
simplificar la función lógica resulta excesivo.

Objetivos de la practica
Diseñar circuitos lógicos de uso frecuente empleando compuertas NAND, NOR, OR-
EXCLUSIVO E INVERSORES.

Electrónica digital Practica 1 José Manuel

Russell Pareja
Carlos Covarrubias
 INSTITUTO TECNOLÓGICO DE MÉRIDA
DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y
ELECTRÓNICA
REPORTE DE LA PRÁCTICA

Marco teórico
1) Diseñar un restador de dos números de dos bits. Indicar el procedimiento
de diseño.
NUMERO A A1A0

NUMERO B B1B0

Signo positivo=0 Signo negativo=1

F=A-B

A1 A0 B1 B0 SIGNO F1 F0

0 0 0 0 0 0 0

0 0 0 1 1 0 1

0 0 1 0 1 1 0

0 0 1 1 1 1 1

0 1 0 0 0 0 1

0 1 0 1 0 0 0

0 1 1 0 1 0 1

0 1 1 1 1 1 0

1 0 0 0 0 1 0

1 0 0 1 0 0 1

1 0 1 0 0 0 0

1 0 1 1 1 0 1

1 1 0 0 0 1 1

Electrónica digital Practica 1 José Manuel

Russell Pareja
Carlos Covarrubias
 INSTITUTO TECNOLÓGICO DE MÉRIDA
DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y
ELECTRÓNICA
REPORTE DE LA PRÁCTICA

1 1 0 1 0 1 0

1 1 1 0 0 0 1

1 1 1 1 0 0 0

SIGNO:

S= (A1´A0´B0) + (A1´B1) + (A0´B1B0)

F1

Electrónica digital Practica 1 José Manuel

Russell Pareja
Carlos Covarrubias
 INSTITUTO TECNOLÓGICO DE MÉRIDA
DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y
ELECTRÓNICA
REPORTE DE LA PRÁCTICA

F1= (A1B1´B0´) + (A1A0B1´) + (A1´B1B0) + (B1A1´A0´)

F0

F0= (A0B0´) + (B0A0´)

Electrónica digital Practica 1 José Manuel
Russell Pareja
Carlos Covarrubias
 INSTITUTO TECNOLÓGICO DE MÉRIDA
DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y
ELECTRÓNICA
REPORTE DE LA PRÁCTICA

2) Diseñe e implemente un circuito combinacional que acepte un número de

dos bits y genere un número binario de salida igual al cuadrado del
número de entrada.
A1 A2 * A1 A2 = C3 C2 C1 C0

A1 A2 C3 C2 C1 C0

0 0 0 0 0 0

0 1 0 0 0 1

1 0 0 1 0 0

1 1 1 0 0 1

C3= A1A2

Electrónica digital Practica 1 José Manuel

Russell Pareja
Carlos Covarrubias
 INSTITUTO TECNOLÓGICO DE MÉRIDA
DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y
ELECTRÓNICA
REPORTE DE LA PRÁCTICA

C2= A1A2´

C0= A2

Electrónica digital Practica 1 José Manuel

Russell Pareja
Carlos Covarrubias
 INSTITUTO TECNOLÓGICO DE MÉRIDA
DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y
ELECTRÓNICA
REPORTE DE LA PRÁCTICA

3) Diseñar un comparador de dos números (comparador lógico), cada uno de

dos bits. Únicamente se tendrá salida = 1 cuando ambos números sean
iguales, o el primero sea mayor que el segundo.
NUMERO A A1A0

NUMERO B B1B0

SALIDA=F =1 A>=B

A1 A0 B1 B0 F

0 0 0 0 1

0 0 0 1 0

0 0 1 0 0

0 0 1 1 0

0 1 0 0 1

0 1 0 1 1

0 1 1 0 0

0 1 1 1 0

1 0 0 0 1

1 0 0 1 1

1 0 1 0 1

1 0 1 1 0

1 1 0 0 1

1 1 0 1 1

1 1 1 0 1

1 1 1 1 1
Electrónica digital Practica 1 José Manuel
Russell Pareja
Carlos Covarrubias
 INSTITUTO TECNOLÓGICO DE MÉRIDA
DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y
ELECTRÓNICA
REPORTE DE LA PRÁCTICA

F=m0+m4+m5+m8+m9+m10+m12+m13+m14+m15

F=B1´B0´+A0B1´+A1B1´+A1A0+A1B0´

1) Diseñe e implemente un circuito combinacional que convierta un dígito

decimal del código 8, 4, -2, -1 a BCD.

NUMERO A NUMERO C

NUMERO B NUMERO D

Signo Negativo =1

Signo positivo=0

A=8 B=4 C=-2 D=-1 S F0=8 F1=4 F2=2 F3=1

Electrónica digital Practica 1 José Manuel

Russell Pareja
Carlos Covarrubias
 INSTITUTO TECNOLÓGICO DE MÉRIDA
DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y
ELECTRÓNICA
REPORTE DE LA PRÁCTICA

0 0 0 0 0 0 0 0 0

0 0 0 1 1 0 0 0 1

0 0 1 0 1 0 0 1 0

0 0 1 1 1 0 0 1 1

0 1 0 0 0 0 1 0 0

0 1 0 1 0 0 0 1 1

0 1 1 0 0 0 0 1 0

0 1 1 1 0 0 0 0 1

1 0 0 0 0 1 0 0 0

1 0 0 1 0 0 1 1 1

1 0 1 0 0 0 1 1 0

1 0 1 1 0 0 1 0 1

1 1 0 0 0 0 0 0 0

1 1 0 1 0 0 0 0 0

1 1 1 0 0 0 0 0 0

1 1 1 1 0 1 0 0 1

Electrónica digital Practica 1 José Manuel

Russell Pareja
Carlos Covarrubias
 INSTITUTO TECNOLÓGICO DE MÉRIDA
DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y
ELECTRÓNICA
REPORTE DE LA PRÁCTICA

S = (A´B´D) + (A´B´C)

F0=8

F0= (AB´C´D´) + (ABCD)

Electrónica digital Practica 1 José Manuel
Russell Pareja
Carlos Covarrubias
 INSTITUTO TECNOLÓGICO DE MÉRIDA
DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y
ELECTRÓNICA
REPORTE DE LA PRÁCTICA

F1=4

F1= (AB´D) + (AB´C) + (A´BC´D´)

F2=2

Electrónica digital Practica 1 José Manuel

Russell Pareja
Carlos Covarrubias
 INSTITUTO TECNOLÓGICO DE MÉRIDA
DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y
ELECTRÓNICA
REPORTE DE LA PRÁCTICA

F2= (A´B´C) + (A´CD´) + (B´CD´) + (A´BC´D) + (AB´C´D)

F3=1

Electrónica digital Practica 1 José Manuel

Russell Pareja
Carlos Covarrubias
 INSTITUTO TECNOLÓGICO DE MÉRIDA
DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y
ELECTRÓNICA
REPORTE DE LA PRÁCTICA

F3= (B´D) + (A´D) + (CD)

Electrónica digital Practica 1 José Manuel

Russell Pareja
Carlos Covarrubias
 INSTITUTO TECNOLÓGICO DE MÉRIDA
DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y
ELECTRÓNICA
REPORTE DE LA PRÁCTICA

Materiales usados para la practica

 Compuertas lógicas:
 74LS00, 74LS10, 74LS04, 74LS02, 74LS27, 74LS04, entre otras
compuertas.
 Protoboard.
 Fuente de 5VDC.
 Resistencias de 220Ω a 1/2watt.
 LEDs.
 Cable utp o jumpers.
 Software (Proteus).

Cuestionario

A) Viendo sus tablas de verdad, ¿Qué diferencia existe entre un sumador

completo y un restador completo?, ¿cómo podemos implementar un
restador a partir de un sumador?

1. Sumador Completo (Sumador Completo):

 Un sumador completo es un circuito que realiza la adición de tres bits de
entrada: A, B y un bit de acarreo de la suma anterior (Cin).
 Tiene dos salidas principales: la suma (S) y un bit de acarreo de salida
(Cout).
 La suma (S) es el resultado de la adición de los tres bits de entrada.
 El bit de acarreo de salida (Cout) representa cualquier acarreo que se
genere durante la adición.
La fórmula para la suma (S) y el acarreo de salida (Cout) en un sumador completo
es:

Electrónica digital Practica 1 José Manuel

Russell Pareja
Carlos Covarrubias
 INSTITUTO TECNOLÓGICO DE MÉRIDA
DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y
ELECTRÓNICA
REPORTE DE LA PRÁCTICA

2. Restador Completo (Restador Completo):

 Un restador completo es un circuito que realiza la substracción de tres
bits de entrada: A, B y un bit de acarreo de la resta anterior (Bin).
 Al igual que el sumador completo, tiene dos salidas principales: la
diferencia (D) y un bit de acarreo de salida (Bout).
 La diferencia (D) es el resultado de la sustracción de los tres bits de
entrada.
 El bit de acarreo de salida (Bout) indica si se ha prestado un 1 durante la
sustracción

Es posible implementar un restador a partir de un sumador utilizando el concepto de

complemento a dos. El complemento a dos es una representación numérica que
facilita la operación de resto al utilizar la misma lógica de suma. Aquí hay una
explicación paso a paso de cómo implementar un restador a partir de un
sumador:
Supongamos que queremos restablecer el número B de A (A - B). La representación de
A y B debe estar en complemento a dos.
Pasos:
1. Obtenga el complemento a dos de B:
 Invierte todos los bits de B (cambia 0 por 1 y 1 por 0).
 Suma 1 al resultado obtenido.
Este paso se realiza para obtener el negativo de B.
2. Suma A y -B:
 Utilice el sumador existente para sumar A y el complemento a dos de B.
Esto es equivalente a la resta A - B, ya que sumar A y -B es lo mismo que restar B de
A.
3. Descarte el bit de desbordamiento:
 Si hay un desbordamiento después de sumar A y -B, simplemente ignore
el bit de desbordamiento.
Electrónica digital Practica 1 José Manuel
Russell Pareja
Carlos Covarrubias
 INSTITUTO TECNOLÓGICO DE MÉRIDA
DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y
ELECTRÓNICA
REPORTE DE LA PRÁCTICA

B) Ilustra con un diagrama de bloques cómo implementarías un restador para

números de cuatro bits, usando restadores completos.
R= Un diagrama de bloques para implementar un restador de cuatro bits
utilizando restadores completos. Un restador completo es un componente que
realiza la resta de dos bits, tomando en cuenta un bit de acarreo de la operación
anterior. Para construir un restador de cuatro bits, necesitará cuatro restadores
completos conectados en cascada.

En este diagrama, Ai y Bi representan los bits correspondientes de los números de

entrada A y B, respectivamente. La salida consiste en los bits de suma (S0, S1,
S2, S3) y el bit de acarreo de salida (Cout). Cada bloque rectangular representa
Electrónica digital Practica 1 José Manuel
Russell Pareja
Carlos Covarrubias
 INSTITUTO TECNOLÓGICO DE MÉRIDA
DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y
ELECTRÓNICA
REPORTE DE LA PRÁCTICA

un restador completo que toma dos bits de entrada y produce un bit de suma y
un bit de acarreo de salida. Los bloques están conectados en cascada, de modo
que el acarreo de salida de un bloque se conecta al acarreo de entrada del
siguiente.
Este es un enfoque común para diseñar restadores de varios bits utilizando restadores
completos, y se puede ampliar para restadores de mayor número de bits de
manera similar.

C) Si en lugar de elevar al cuadrado el número se elevase al cubo, ¿de

cuántos bits sería la salida?
R= Si elevamos al cubo un número de 4 bits, la salida será el resultado de multiplicar ese
número por sí mismo dos veces. Por lo tanto, la salida tendrá el doble de bits que la
entrada.
Si la entrada es de 4 bits, entonces la salida será de 8 bits. Esto se debe a
que4 bits×2=8 bits4 bits×2=8 bits. El resultado del cubo ocupará el doble de
bits en comparación con el número original.
Entonces, si tienes un número de 4 bits, elevado al cubo el resultado sería un número
de 8 bits.

Electrónica digital Practica 1 José Manuel

Russell Pareja
Carlos Covarrubias
 INSTITUTO TECNOLÓGICO DE MÉRIDA
DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y
ELECTRÓNICA
REPORTE DE LA PRÁCTICA

Desarrollo experimental

Para cada circuito plantear las variables de entrada y salida, la tabla de verdad,
simplificar las funciones de salida mediante el método deseado, Implementar los
diseños. Comprobar experimentalmente el funcionamiento de los cuatro circuitos
diseñados

Simulación
Para poder dar paso al armado del circuito, pasamos a la simulación del circuito básico,
donde nos guiaríamos. De tal manera aquí en la simulación podríamos corroborar si el
diseño en cableado era correcto, y efectivamente no tuvimos problemas.

foto

Armado De Circuito
Electrónica digital Practica 1 José Manuel
Russell Pareja
Carlos Covarrubias
 INSTITUTO TECNOLÓGICO DE MÉRIDA
DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y
ELECTRÓNICA
REPORTE DE LA PRÁCTICA

De las simulaciones anteriores se muestra a continuación las pruebas físicas de los

circuitos hechos en la clase puesta en práctica estas simulaciones.

(Circuito foto 1)(C1)

Electrónica digital Practica 1 José Manuel

Russell Pareja
Carlos Covarrubias
 INSTITUTO TECNOLÓGICO DE MÉRIDA
DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y
ELECTRÓNICA
REPORTE DE LA PRÁCTICA

(Circuito foto 2)

Electrónica digital Practica 1 José Manuel

Russell Pareja
Carlos Covarrubias
 INSTITUTO TECNOLÓGICO DE MÉRIDA
DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y
ELECTRÓNICA
REPORTE DE LA PRÁCTICA

(Circuito foto 3)(C4)

Electrónica digital Practica 1 José Manuel

Russell Pareja
Carlos Covarrubias
 INSTITUTO TECNOLÓGICO DE MÉRIDA
DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y
ELECTRÓNICA
REPORTE DE LA PRÁCTICA

Firma

Electrónica digital Practica 1 José Manuel

Russell Pareja
Carlos Covarrubias
 INSTITUTO TECNOLÓGICO DE MÉRIDA
DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y
ELECTRÓNICA
REPORTE DE LA PRÁCTICA

Electrónica digital Practica 1 José Manuel

Russell Pareja
Carlos Covarrubias
 INSTITUTO TECNOLÓGICO DE MÉRIDA
DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y
ELECTRÓNICA
REPORTE DE LA PRÁCTICA

Electrónica digital Practica 1 José Manuel

Russell Pareja
Carlos Covarrubias
 INSTITUTO TECNOLÓGICO DE MÉRIDA
DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y
ELECTRÓNICA
REPORTE DE LA PRÁCTICA

Resultados Obtenidos: tuvimos un poco de problemas con los resultados

obtenidos, pero logramos que se coincidiera con lo que observamos cuando realizamos
la simulación en Multisim, ya que utilizábamos esa herramienta para encontrar las
soluciones a los circuitos.

CONCLUSIONES DEL EQUIPO.

José Manuel Sosa Peregrino: El uso del mapa de Karnaugh se revela como una
herramienta sumamente beneficiosa al abordar la simplificación de expresiones lógicas.
Durante el desarrollo de nuestra práctica, se ha evidenciado la eficacia de este método.
Se ha corroborado que las dos expresiones, tanto la original proporcionada como la
derivada a través del mapa de Karnaugh, resultan equivalentes al realizar la operación
lógica en la tabla de verdad, así como en su implementación y simulación.

José Carlos Covarrubias Pereira: Al emplear el mapa de Karnaugh,

simplificamos de manera considerable y eficiente la ejecución de una práctica. Esta
metodología permite reducir el tiempo de construcción de un circuito de manera
notable, al mismo tiempo que facilita la comprensión del mismo, ya que el circuito se
compacta significativamente al aplicar estos mapas. Se trata de una técnica altamente
beneficiosa para optimizar tanto el tiempo como los recursos económicos.

Russell Antonio Pareja Cetina: Esta aplicación resulta sumamente útil, ya que
efectivamente simplifica y minimiza las expresiones. Donde normalmente se emplean 5
o 6 compuertas lógicas, es posible reducir la cantidad a tan solo 2 gracias a esta
herramienta. De este modo, se logra un ahorro económico y se evita la pérdida de
tiempo.

Electrónica digital Practica 1 José Manuel

Russell Pareja
Carlos Covarrubias
 INSTITUTO TECNOLÓGICO DE MÉRIDA
DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y
ELECTRÓNICA
REPORTE DE LA PRÁCTICA
REFERENCIAS BIBLIOGRÁFICAS

 WAKERLY, JOHN F., Diseño digital: principios y prácticas, 3ª edición, PEARSON EDUCACION,
México 2001.
 HTTP: http://www.datasheetcatalog.com/.
 Víctor P. Nelson, H. Troy Nagle, Bill D. Carroll y J. David Irwin, “Análisis y Diseño de Circuitos
Lógicos Digitales”, Prentice-Hall Hispanoamericana, S.A., 2003.

Electrónica digital Practica 1 José Manuel

Russell Pareja
Carlos Covarrubias