UNIDADES TECNOLOGICAS DE SANTANDER

FACULTAD DE CIENCIAS NATURALES E INGENIERIA

SEGUNDO EXAMEN PARCIAL ELECTRÓNICA DIGITAL I

PRUEBA ESCRITA (60 %)

Nombre: Código: Resultado:

Programa: Grupo: Fecha: Prof.: M.I. Nathaly Murcia S.

RESULTADOS DE APRENDIZAJE Ítem

Realiza simplificación de circuitos Lógicos por Mapas de Karnaugh y Quine McClusey 1
Diseña circuitos lógicos combinacionales 2
Conoce los sumadores (medio, completo, binario) y restadores. 3
Recuerde:
1. Lea detenidamente el contenido del parcial, cualquier inquietud se resolverá 3. Maneje el tiempo del cuestionario de manera adecuada: 1 hora 30 minutos.
solo en los primeros 10 minutos. 4. Sea claro y organizado en sus respuestas para mayor comprensión.
2. La interpretación forma parte de la evaluación, por tanto, NO SE RESPONDEN 5. Apague su teléfono celular o póngalo en modo vibrador para no interrumpir a sus
PREGUNTAS DE PROCEDIMIENTO. compañeros. No se permite el intercambio de información ni materiales durante el
examen.

1. (3 PUNTOS) El circuito de un sistema de alarma de una
vivienda consta de un sensor en la puerta (C) y dos sensores
A y B en las ventanas. Los sensores entregan un 1 cuando
están abiertas las ventanas o puertas y un 0 en caso
contrario. El sistema se activa con un interruptor P que ha
de estar activado (1) para que la alarma sonora (S)
funcione.
Cuando la alarma está conectada (P=1), las luces L1 y L2
estarán siempre apagadas (0) y la apertura de la puerta o
de alguna de las ventanas ha de activar una alarma sonora
(S). Cuando la alarma está apagada (P=0) se encenderá un
LED (L1=1) informando que alguna de las ventanas está
abierta; y otro LED (L2=1) si la puerta está abierta.
c) (0.7) Dibuje el circuito completo (todas las entradas y
salidas) con compuertas lógicas de 2 entradas.
Puede manipular las expresiones simplificadas de cada
salida para reducir el número de compuertas o
reutilizar alguna combinación que esté incluida varias
salidas. (calificación máxima si se implementa con 6
compuertas lógicas)
2. (2 PUNTOS) Diseñe un circuito combinacional con tres
entradas, x, y y z, y tres salidas, A, B y C. Cuando la entrada
binaria es 0, 1, 2 o 3, la salida binaria es uno más que la
entrada. Si la entrada binaria es 4, 5, 6 o 7, la salida binaria
es uno menos que la entrada.

a) (0.8) Escriba la tabla de verdad correspondiente al a) (0.7) Escriba la tabla de verdad correspondiente. Se
diseño solicitado. Se sugiere usar el siguiente orden: sugiere usar el siguiente orden:

Entradas Salidas Número Entradas Salidas Número

P A B C S L1 L2 x y z A B C
0 0 0 0 0 0 0
0 0 0 1 Ejemplo: 1 0 0 1 0 1 0 1+1= 2
0 0 1 0 0 1 0
0 0 1 1 0 1 1
0 1 0 0 1 0 0
0 1 0 1 1 0 1
0 1 1 0 1 1 0
0 1 1 1 1 1 1
1 0 0 0
1 0 0 1 a) (0.6) Debe hallar las expresiones más simplificadas
1 0 1 0 posibles usando mapas de Karnaugh. Debe usar
1 0 1 1 compuertas exclusivas XOR si es posible.
1 1 0 0
1 1 0 1 b) (0.6) Dibuje el circuito completo (todas las entradas y
1 1 1 0 salidas) con compuertas lógicas de 2 entradas.
1 1 1 1
(calificación máxima si se implementa con 7
Recuerde son tres salidas diferentes que actúan de compuertas lógicas de 2 entradas)
acuerdo al enunciado.

b) (1.5) Obtener la expresión más simplificada del sistema

(Salidas S, L1 y L2) a partir del método de mapas de
Karnaugh.