IT-8-ACM-03-R02

UNIVERSIDAD AUTÓNOMA DE NUEVO LEÓN

FACULTAD DE INGENIERÍA MECÁNICA Y ELÉCTRICA

TIPO DE EXAMEN: ORDINARIO AGOSTO DICIEMBRE

MATERIA: ELECTRONICA DIGITAL I
SEMESTRE: QUINTO
ACADEMIA: ELECTRONICA

Emilio Alejandro Gpe. Nevarez Flores

Nombre: __________________________________________________________Fecha__6__/__11__/2023

2000898
Matricula __________________Hora ____V1___ Salón ____019_____ Tiempo: Inicio ______ Final ______

INSTRUCCIONES:

a) Lea cuidadosamente este examen y resuelva los problemas propuestos en las hojas anexas, encierre los resultados
en un rectángulo, no despegue las hojas. Favor de dejar su celular apagado y dentro de su mochila.
b) Es un examen individual a libro cerrado, no está permitido el uso de notas, apuntes, calculadoras.
c) No se arriesgue, será considerado como copia, ver el examen de su compañero o el uso de notas.
d) Confirme los resultados obtenidos, de un ingeniero esperan que proporcione resultados correctos y soluciones
concretas.
e) Concéntrese en su examen, tiene 2 horas 30 minutos para resolverlo.

1.- Descripción del Problema

Diseñe un contador ascendente/descendente de 3 bits para el rango de valor de 0 al 7, utilice un Flip-flop D
para el desarrollo del circuito. Utilice una entrada E=0 para ascendente y E=1 para descendente.

2.- Desarrollo
En base a la metodología utilizada para el diseño digital secuencial, determine cuales son los objetivos
específicos que deberán cumplirse para esta implementación

• Obtener la especificación del sistema…

• Determinar la tabla de verdad del comportamiento…
• Obtener ecuaciones boleanas……

• Obtener la especificación del sistema: El primer paso es comprender claramente cuáles son los
requisitos y las especificaciones del sistema digital que se va a diseñar. Esto implicaidentificar las
entradas, las salidas y el comportamiento esperado del sistema.
• Determinar la tabla de verdad del comportamiento: Una vez que se tiene la especificacióndel
sistema, es necesario crear una tabla de verdad que describa de manera exhaustiva cómo deben
relacionarse las entradas y las salidas del sistema en función de todas las
 posibles combinaciones de entradas. Esto proporciona una representación lógica del comportamiento
deseado.
• Obtener ecuaciones booleanas: A partir de la tabla de verdad, se deben derivar las ecuaciones booleanas que
representen la lógica necesaria para implementar el sistema. Estas ecuaciones booleanas describen cómo
deben combinarse y manipularse las señalesde entrada para obtener las señales de salida deseadas.
• Diseñar circuitos lógicos: Con las ecuaciones booleanas en mano, se procede a diseñar loscircuitos lógicos que
implementarán el sistema. Esto implica seleccionar componentes lógicos (como compuertas AND, OR, NOT,
etc.) y conectarlos de acuerdo con las ecuaciones booleanas para lograr el comportamiento deseado.
• Realizar simulaciones y pruebas: Una vez que se ha diseñado el circuito digital, es importante realizar
simulaciones y pruebas para asegurarse de que funcione correctamente según las especificaciones. Las
simulaciones permiten verificar el comportamiento del sistema en diferentes condiciones y detectar
posibles errores oproblemas.
• Optimizar el diseño: En algunos casos, se puede buscar la optimización del diseño, lo queimplica reducir el
número de componentes o simplificar las ecuaciones booleanas sin comprometer el funcionamiento correcto
del sistema.
• Documentar el diseño: Es esencial documentar todo el proceso de diseño, incluyendo las especificaciones, la
tabla de verdad, las ecuaciones booleanas, los diagramas de circuitos ylos resultados de las pruebas. Esta
documentación es fundamental para futuras referencias y para compartir el diseño con otros.
• Implementar el sistema en hardware: Finalmente, una vez que el diseño ha sido verificadoy documentado
adecuadamente, se procede a implementar el sistema en hardware si es necesario. Esto implica la
construcción física del circuito digital según el diseño

3.- Tabla de verdad y Ecuaciones

Obtenga la tabla de verdad y las ecuaciones algebraicas necesarias para generar las ecuaciones booleanas.

ESTADO PRESENTE ESTADO UNIDAD DEL FLIP

FUTURO FLOP TIPO D

E A2 A1 A0 A2 A1 A0 D2 D1 D0

0 0 0 0 0 0 1 0 0 1

0 0 0 1 0 1 0 0 1 0

0 0 1 0 0 1 1 0 1 1

0 0 1 1 1 0 0 1 0 0

0 1 0 0 1 0 1 1 0 1

0 1 0 1 1 1 0 1 1 0

0 1 1 0 1 1 1 1 1 1

0 1 1 1 0 0 0 0 0 0

1 0 0 0 1 1 1 1 1 1

1 0 0 1 0 0 0 0 0 0

REVISIÓN No.: 7
VIGENTE A PARTIR DE: 01 de Agosto del 2016
 1 0 1 0 0 0 1 0 0 1

1 0 1 1 0 1 0 0 1 0

1 1 0 0 0 1 1 0 1 1

1 1 0 1 1 0 0 1 0 0

1 1 1 0 1 0 1 1 0 1

1 1 1 1 1 1 0 1 1 0

D2 D1 D0
Q1 Q0 Q1 Q0
Q1 Q0
E Q2
E Q2
0 0 1 0 0 1 0 1 E Q2 1 1 1 1

1 1 0 1 0 1 0 1 0 0 0 0

0 1 1 1 1 0 1 0 0 0 2 0

1 0 0 0 1 0 1 0 1 1 1 1
D2= E A2 A1 + E Q2 Q0 + A2 A1 A0 + E Q2 Q1 Q0 + E Q2 Q1 Q0

D1= E + Q2 + Q0

D0= Q0

REVISIÓN No.: 7
VIGENTE A PARTIR DE: 01 de Agosto del 2016
4.- Diagrama esquemático del circuito

5.- Evidencia Grafica

Fotografías del circuito.

REVISIÓN No.: 7
VIGENTE A PARTIR DE: 01 de Agosto del 2016