Documentos de Académico
Documentos de Profesional
Documentos de Cultura
La familia lógica TTL (Transistor Transistor Logic) utiliza transistores bipolares como
elementos activos en sus circuitos. Fue introducida en 1962 y se ha expandido a lo
largo del tiempo en varias subfamilias con diferencias en velocidad, consumo de
energía y costo, pero todas compatibles entre sí. Esto significa que se pueden utilizar
componentes de diferentes subfamilias TTL en un mismo sistema digital sin
problemas de interconexión.
Aunque fue muy popular hasta la década de los '80, los circuitos TTL tienen un
consumo relativamente alto, lo que limita la capacidad de integración (cantidad de
transistores en un chip) y, por lo tanto, la complejidad del circuito. Su nivel de
integración es medio, con menos de 10,000 transistores por chip.
Las compuertas lógicas básicas de la tecnología TTL son el inversor (compuerta NOT)
y la compuerta NAND. Otros circuitos lógicos se obtienen combinando estas
topologías básicas, por ejemplo, una compuerta AND se obtiene negando la salida de
una compuerta NAND y una compuerta OR se obtiene negando las entradas de una
NAND o una compuerta NOR negando las entradas de una compuerta AND. Toda la
información necesaria para utilizar estos circuitos se encuentra en las hojas de datos
proporcionadas por el fabricante.
Inversor TTL
Una compuerta NAND TTL (Transistor Transistor Logic) es una compuerta lógica que
realiza la operación lógica NAND (Negación de la operación AND) en sus entradas.
La operación NAND devuelve un valor lógico verdadero (1) a menos que ambas
entradas sean verdaderas (1); en ese caso, devuelve un valor lógico falso (0).
(ECL)
La familia lógica acoplada por emisor (ECL) es una tecnología bipolar diseñada para
obtener circuitos más rápidos al reducir los retardos de conmutación. Se originó en
1956 y se introdujeron los primeros circuitos integrados en 1962. Los retardos de
propagación iniciales eran de aproximadamente 6 ns pero se mejoraron
significativamente con el tiempo.
El circuito básico de un inversor en ECL consta de una etapa de entrada con un par
diferencial que funciona como comparador. Una entrada está conectada a una tensión
constante determinada por el emisor de un transistor, mientras que la otra es la
entrada externa. Un transistor conectado a la salida establece los niveles de tensión
adecuados. Los transistores en el par diferencial cambian entre la conducción activa
y el corte según los niveles de entrada, sin generar picos de consumo durante las
conmutaciones, lo que reduce el ruido eléctrico en comparación con TTL.
El circuito también tiene una etapa colector común conectada a la salida no inversora,
lo que proporciona dos salidas complementarias (inversor y no inversor o "buffer"). La
impedancia de salida es baja, y la entrada tiene una alta impedancia, lo que permite
un alto fan-out. La alimentación típica es de -5,2 V en relación con la masa, con niveles
altos y bajos en VH = -0,75 V y VL = -1,55 V respectivamente.
Se pueden obtener diferentes funciones lógicas agregando transistores en paralelo al
transistor de entrada.
Inversor CMOS
Un inversor CMOS es un tipo de puerta lógica digital que realiza la operación básica
de inversión de una señal de entrada. Es un componente fundamental en la familia
CMOS y se utiliza ampliamente en la construcción de circuitos digitales. Aquí hay una
descripción del inversor CMOS:
• Por otro lado, cuando la señal de entrada es baja (0 lógico), el transistor NMOS
está en estado de conducción, permitiendo que la conexión a tierra se active,
mientras que el transistor PMOS está en estado de corte, desactivando la
fuente de alimentación. Esto resulta en que la salida esté en estado alto (1
lógico).
Compuertas CMOS NOR y NAND
Las compuertas lógicas NOR y NAND son dos tipos comunes de puertas lógicas que
se implementan en tecnología CMOS (Complementary Metal-Oxide-Semiconductor).
A continuación, se describe cómo funcionan las compuertas CMOS NOR y NAND:
La compuerta NOR CMOS es una puerta lógica que produce un resultado alto (1
lógico) en su salida solo cuando ninguna de sus entradas está en un estado bajo (0
lógico). Su símbolo lógico es una "N" con una barra superior, representando la
negación de la operación OR.
Componentes clave:
Funcionamiento:
La compuerta NAND CMOS es una puerta lógica que produce un resultado bajo (0
lógico) en su salida solo cuando todas sus entradas están en un estado alto (1 lógico).
Su símbolo lógico es un "AND" con una barra superior, representando la negación de
la operación AND.
Componentes clave:
Funcionamiento:
CONCLUSIONES
En última instancia, la elección de una familia lógica depende de los requisitos
específicos de una aplicación, como velocidad, consumo de energía, nivel de ruido y
compatibilidad con voltajes. Cada familia tiene sus propias ventajas y desventajas,
por lo que los diseñadores de circuitos deben evaluar cuidadosamente cuál es la más
adecuada para sus necesidades particulares.
BIBLIOGRAFÍA
"Digital Integrated Circuits" por Jan M. Rabaey, Anantha Chandrakasan, y Borivoje
Nikolic
Microsoft Word - Familias lógicas - 2009.doc (unr.edu.ar)