NOTAS DE CLASE

CIRCUITOS DIGITALES

2 - TECNOLOGIA DE CIRCUITOS INTEGRADOS

PROFESOR: ING. GERMAN MORALES Z.

ENERO DE 2008

2. TECNOLOGIAS DE LOS CIRCUITOS INTEGRADOS DIGITALES

El desarrollo acelerado de la tecnologa en la fabricacin de los semiconductores permiti la difusin de varios componentes en un nico chip de silicio. De acuerdo a la forma en que se fabrica el circuito se pueden clasificar como: Circuito Integrado Monoltico y Circuito Integrado Hbrido. Un circuito Integrado Monoltico est construido en un nico sustrato semiconductor el cual posee un conjunto de dispositivos. Todos los componentes que conforman el circuito: transistores, diodos, resistencias y condensadores son parte integrante de un nico chip. Un Circuito Integrado Hbrido est conformado por un conjunto de circuitos integrados monolticos y componentes discretos que se colocan sobre un soporte fijo en el cual se realizan las conexiones entre ellos. En este punto solo trataremos los circuitos integrados digitales monolticos que son de nuestro inters. 2.1. ENCAPSULADO DE LOS CIRCUITOS INTEGRADOS ( CI ). El encapsulado de un CI dentro de un chip es mostrado en la fig. 1.29. En el se puede apreciar los terminales del chip conectados a los pines del encapsulado que permiten la conexiones de entrada y salida con otros circuitos. Los encapsulados pueden conectarse en una tarjeta de circuito impreso (Printed Circuit Board PCB) por insercin o por montaje superficial. Los encapsulados por insercin son colocados sobre el circuito impreso a travs de huecos dispuestos en l segn su forma y sus pines se sueldan por la cara opuesta. El DIP (Dual In-line Package) es un encapsulado tpico de esta forma. (ver fig. 1.29 (a)), SOIC (Small Outline IC) es un circuito integrado de pequeo contorno de la forma 1.29 (b). Los encapsulados de montaje superficial (SMT Surface-Mount Technology) permiten ahorrar espacio ya que sus pines se sueldan directamente a los conectores del circuito impreso, dejando la otra cara libre para conectar otros circuitos. En este caso los pines se sitan mucho ms cercanos entre si. Los tipos ms comunes de SMT son:

SOIC. (Small Outline IC). PLCC. (Plastic Leaded Chip Carrier). LCCC. (Leadless Ceramic Chip Carrier). FP. (Flat Pack).

Cada tipo de estos se muestran en la figura 1.30. Otras variantes de encapsulados SMT son:

SSOP. (Shrink Small-Outline Package). TSSOP. (Thin Shrink Small-Outline Package). TVSOP. (Thin Very Small-Outline Package).

2.2. NUMERACIN DE LOS PINES. Para los encapsulados DIP, SOIC y FP de 16 pines, el pin 1 se identifica con un punto pequeo, una muesca (pin1 parte izquierda de ella) o una esquina biselada. Empezando por el pin uno, los otros pines se identifican seguidamente en el sentido contrario a las manecillas del reloj. El pin de mayor nmero siempre se encuentra enfrente al pin 1 o al lado derecho de la muesca. Los encapsulados PLCC y LCCC tienen terminales en sus cuatro costados. El pin 1 se identifica mediante un punto u otra marca y se encuentra situado en el centro de uno cualquiera de sus lados. La numeracin de los otros pines se incrementa en sentido contrario a las manecillas del reloj mirando la parte superior del encapsulado. El pin de mayor nmero siempre est a la derecha del pin 1. El formato de estos encapsulados se muestra en la Figura 1.32. 2.3. CLASIFICACION GENERAL DE LOS CIRCUITOS INTEGRADOS DIGITALES. Los tipos de transistores con que se implementan todos los circuitos integrados son transistores de unin bipolar o transistor MOS (semiconductor metal-oxido). Las tecnologas TTL (Transistor-Transistor Logic) son la y ECL (Emitter-Coupled Logia) utilizan transistor de unin bipolar, de estos dos, el TTL es la mas utilizada. Las tecnologas que utilizan transistor MOS (Metal-Oxide Semiconductor) son CMOS (MOS Complementarios) y NMOS (MOS de canal n) 2.3.1. Clasificacin de los CI segn su tecnologa. Los Circuitos Integrados Digitales estn desarrollados en varias Tecnologas de las cuales podemos referirnos a las ms utilizadas como:

TTL: Transistor-Transistor Logic. (emplea transistores BJT). Velocidad elevada puertas lgicas muy rpidas. Tensiones de alimentacin limitadas (tpicamente 5V +/- 5%) CMOS: Complementary-Metal-Oxide Semiconductor. CMOS o MOS complementaria (utiliza transistores NMOS y PMOS). Reducido consumo. Gran flexibilidad en las tensiones de alimentacin ECL: Emitter-Coupled Logic. Circuito lgico acoplado por emisor. El circuito ECL consiste en un circuito de entrada amplificador diferencial, un circuito de polarizacin y salidas de seguidor emisor. El ECL es mucho ms rpido que el TTL, ya que los transistores no funcionan en saturacin.

Ejemplo: Inversor (PMOS y NMOS en serie).

En esta nota vamos a estudiar nicamente las tecnologas CMOS y TTL puesto que son las ms aplicadas actualmente. Aunque la tecnologa TTL a dominado las aplicaciones por sus altas velocidades y una gran variedad de tipos de dispositivos, las velocidades de conmutacin en la tecnologa CMOS ha mejorado y ahora puede competir con la TTL, comenzando a ser una tecnologa ampliamente utilizada por ofrecer una menor disipacin de potencia. 2.3.2. Clasificacin de los CI segn su escala de integracin. Los circuitos integrados se pueden clasificar de acuerdo a su escala de integracin as:

SSI Small Scale of Integration: Estos circuitos tienen hasta doce compuertas en un solo chip e incluyen las compuertas bsicas y los Flip Flops. MSI Medium Scale of Integration: Estos circuitos tienen de 12 a 99 compuertas en un solo chip. Incluye funciones tales como codificadores, decodificadores, contadores, registros, Multiplexores, circuitos aritmticos, pequeas memorias y otras. LSI Large Scale of Integration: Estos circuitos tienen de 100 a 9999 compuertas en un solo chip, incluyen memorias y algunos microprocesadores. VLSI Very Large Scale of Integration: Estos circuitos tienen de 10000 a 99999 compuertas en un solo chip ULSI Ultra Large Scale of Integration: Estos circuitos tienen 100000 y mas compuertas en un solo chip. Incluyen memorias muy grandes, microprocesadores muy grandes.

Los circuitos SSI y MSI estn disponibles tanto en tecnologa TTL como CMOS. Los LSI, VLSI Y ULSI se implementan generalmente con CMOS y NMOS, pues requieren menos rea sobre el chip y consumen menos potencia. 2.4. CARACTERSTICAS Y PROPIEDADES DE LOS CI. Se supone que se est familiarizado con el funcionamiento lgico de los circuitos analizados, por lo tanto se tratar las caractersticas y propiedades de funcionamiento tales como: Series bsicas. Los niveles de tensin. La inmunidad al ruido. La disipacin de potencia. El factor de carga. Fan out. Los retardos de propagacin.

2.4.1. SERIES BASICAS 2.4.1.1. Series CMOS. Existen dos categoras de CMOS en trminos de la tensin de alimentacin continua: la serie CMOS de 5 V y la serie CMOS de 3.3 V esta ltima disminuye la disipacin de potencia en un 34%, sin que el resto de los factores varen. En cada categora las series se designan mediante el prefijo 74 (entorno ms comercial de propsitos generales) y 54 (entorno militar para aplicaciones ms exigentes) y solo varan en sus caractersticas de funcionamiento. 2.4.1.1.1. Serie 4000 Y 14000 CMOS.

Es la tecnologa ms antigua la cual posee las siguientes caractersticas comparada con TTL: Baja velocidad. No compatible con TTL. Baja disipacin de potencia (2.5 nW por compuerta). Polarizacin amplia (3 a 15 volt.). Baja capacidad de corriente de salida.

Esta tecnologa puede ser utilizada en aplicaciones donde el consumo de potencia es primordial. 2.4.1.1.2. Serie bsica de CMOS de 5 V. 74HC y 74HCT. CMOS de alta velocidad. La T indica compatibilidad TTL lo que hace que dichas tecnologas sea iguales tanto en su distribucin de pines como en sus funciones, permitiendo remplazar una por otra. Sus caractersticas de funcionamiento son casi las mismas de la serie 4000. 74AHC y 74AHCT. CMOS de alta velocidad avanzada. Se trata de una versin mejorada de la serie 74C, que tiene incremento de 10 veces de la velocidad de conmutacin comparable con los dispositivos 74LS y un factor de carga de salida mucho mayor que la 74C. Los 74AHCT son compatibles con TTL tanto en su distribucin de pines como funcionalmente. 74AC y 74ACT. CMOS avanzado. Esta serie es la ms nueva, de los CMOS y funcionalmente es equivalente con las diversas series de TTL, pero no es equivalente en la distribucin de pines, ya que su distribucin se ha seleccionado para mejorar la inmunidad al ruido. 2.4.1.1.3. Serie bsica de CMOS de 3.3 V. 74LV. CMOS de baja tensin. 74LVC. CMOS de baja tensin. 74ALVC. CMOS de baja tensin avanzada. 2.4.1.1.5. Serie BiCMOS Esta serie combina ambas tecnologas CMOS y TTL, combinando las caractersticas de baja potencia de la CMOS y la alta velocidad de los TTL a fin de producir una familia lgica de baja potencia y muy alta velocidad. Los CI de BiCMOS no estn disponibles en la mayor parte de las funciones SSI Y MSI, sino que est limitada a funciones utilizadas en aplicaciones de interfaces con microprocesadores y de memoria. 74BCT. BiCMOS. 74ABT. BiCMOS avanzada. 74LVT. BiCMOS de baja tensin. 74ALB. BiCMOS de baja tensin avanzada. 2.4.1.2. Series TTL. Es la tecnologa de circuitos digitales ms popular, no es sensible a las descargas electrostticas por lo tanto ms prctica en la realizacin de experimentos e implementacin de prototipos.

En esta tecnologa se encuentran las series 54 / 74 como la anterior seguidas por letras que indican el tipo de circuito lgico y sus caractersticas de funcionamiento. La diferencia entre las series se encuentra en sus caractersticas elctricas, como la disipacin de potencia, los tiempos de retardo y la velocidad de conmutacin. Estudiaremos la serie 74 ya que la diferencia ms importante entre la 54 y 74 es que los dispositivos de la primera funcionan en un rango ms amplio de temperatura y fuentes de alimentacin. Cada fabricante utiliza el mismo sistema de numeracin, sin embargo anexan su propio prefijo al nmero de CI, por ejemplo Texas Instruments utiliza SN, National Semiconductor emplea DM y Signetics usa la S. 2.4.1.2.1. Series bsicas de TTL. 74. TTL estndar (sin letra). 74L y 74H. Las cuales proporcionan versiones de baja potencia y alta velocidad respectivamente. Ambas tienen el mismo circuito bsico de la serie estndar. En comparacin con la serie 74, la serie 74L es una versin de baja potencia (1 mW) pero con un retardo de propagacin de (33 ns); la serie 74H es una versin de alta velocidad, con un retardo de propagacin de (6 ns) a costa de un mayor consumo de potencia (23 mW). 74S. TTL Schottky. Esta serie disminuye el retardo de propagacin, ya que utiliza entre la base y el colector del transistor un diodo Schottky haciendo que el transistor no entre demasiado en saturacin, obteniendo un retardo de propagacin de (3 ns), hacindolo dos veces ms rpido que la serie 74H. Adems de lo anterior se aumenta el valor de la potencia de disipacin al mejorar los tiempos de conmutacin. 74LS. TTL Schottky de baja potencia. Es una serie con menor consumo de potencia (2 mW) y velocidad (9.5 ns). 74AS. TTL Schottky avanzada. Proporciona una mejora considerable en la velocidad con un requerimiento de potencia mucho menor. Otra mejora incluye requerimientos de corrientes de entrada bajos (IIL y IIH lo que significa un factor de carga de salida mayor que la 74S. 74ALS. TTL Schottky de baja potencia avanzada. Ofrece mejoras en velocidad y disipacin de potencia sobre la serie 74AS, sin embargo su alto costo ha hecho que sea utilizada en aplicaciones de alta velocidad. 74F. TTL FAST (rpida). Es la ms nueva serie de TTL Utiliza una nueva tcnica de fabricacin de CI, para reducir las capacitancias interdispositivos a fin de reducir demoras en la propagacin. 74 9 10 90 35 10 74S 3 20 60 125 20 74LS 9.5 2 19 45 20 74AS 1.7 8 13.6 200 40 74ALS 4 1.2 4.8 70 20 74F 3 6 18 100 33

Parmetros de funcionamiento Retardo de propagacin Disipacin de potencia (mW) Producto velocidad-potencia (pJ) Mxima frecuencia de reloj (MHz) Factor de carga de salida (UL)

Tabla. Caractersticas de las series TTL 2.4.1.3. Identificacin estndar de compuertas lgicas. 2.4.1.3.1. Tipos de configuracin de compuertas. Las compuertas que se encuentran en un circuito integrado se identifican por dos o tres dgitos contiguos a la s letras de identificacin de la serie as: Cudruple NAND de dos entradas: 00.

Cudruple NOR de dos entradas: 02. Inversor sxtuple: 04. Cudruple AND de dos entradas: 08. Triple NAND de tres entradas: 10. Triple AND de tres entradas: 11. Doble NAND de cuatro entradas: 20. Doble AND de cuatro entradas: 21. Triple NOR de tres entradas: 27. NAND de ocho entradas: 30. Cudruple OR de dos entradas: 32. Cudruple XOR de dos entradas: 86. NAND nica de trece entradas: 133.

2.4.1.7.2. Clasificacin segn el nmero de dispositivos. Los circuitos integrados se pueden clasificar segn el nmero de dispositivos, de compuertas bsicas, de circuitos complejos normalizados, de bloques funcionales etc. contenidas en el mismo. Este nmero constituye la escala de integracin del CI. Nivel de Integracin Pequea escala de integracin (SSI) Mediana escala de integracin (MSI) Gran escala de integracin (LSI) Muy gran escala de integracin (VLSI) Super gran escala de integracin (ULSI) No de componentes 10 a 100 100 a 1.000 1.000 a 10.000 10.000 a 100.000 100.000 a 1.000.000 No de compuertas 1 a 10 10 a 100 100 a 1.000 1.000 a 10.000 10.000 a 100.000

Tabla. Escala de Integracin de los circuitos Integrados 2.4.2. NIVELES DE TENSIN Y CORRIENTE. 2.4.2.1. NIVELES DE TENSION Los niveles de tensin que son aceptados como niveles ALTOS (HIGH) y niveles BAJOS (LOW) estn definidos para las seales de entrada como VIL y VIH y para las seales de salida como VOL y VOH. Tanto los niveles ALTOS y BAJOS tienen unos rangos permitidos para ser aceptados lgicamente, estos dependen de la tecnologa utilizada y para ello se especifican los niveles ALTOS mnimos permitidos VOH(mn.) y VIH(mn.) los niveles BAJOS mximos permitidos VOL(mx.) y VIH(mx.) . Seales digitales: 0 - VL (Tierra, Ground, GND, 0V) 1 - VH (VCC, VDD, 5V) Debido al ruido (interferencias electromagnticas) es necesario asignar a los valores VL y VH un pequeo margen de tensin alrededor de su valor nominal. 4.2.1.1. Niveles Lgicos CMOS. Los rangos permitidos para la tecnologa CMOS de 5 V y 3.3 V se muestran en la siguiente figura.

(a) CMOS de 5 V Entrada

5V V IH 3 V .5 1L g o ic (A T ) LO 5V V O H 4 V .4

Salida
1L g oA T ic L O V Om H n

V N P rm o o e itid 1 V .5 V IL 0V IH n m

0L g o ic (B J ) AO

V IL a mx

V O H

0 3V .3 0V

V 0L g oB J ic A O Omx La

(b) CMOS de 3.3 V Entrada

3 V .3 V IH 2V 1L g o ic (A T ) LO 3 V .3 V O H 2 V .4

Salida
1L g oA T ic L O

N P rm o o e itid 0 V .8 V IL 0V 0L g o ic (B J ) AO V O H 0 V .8 0V 0L g oB J ic A O

4.2.1.2. Niveles Lgicos TTL (a)TTL Entrada

5V V IH 2 V .0 V IH n m N P rm o o e itid V IL 0 V .8 0V 0L g o ic (B J ) AO V IL a mx V O H 0 V .8 0V 0L g oB J ic A O V Omx La 1L g o ic (A T ) LO V O H 2 V .4 V Om H n

Salida
5V 1L g oA T ic L O

Estandar de Tensiones TTL Tensin de alimentacin suele ser 5V . VCC = 5V y GND = 0V. Parmetros bsicos del estndar de tensiones TTL:

Para las salidas: 0V 0,4 valores de nivel de tensin bajo VL garantizado por el fabricante para una salida (VOL). 2,4V 5V valores de nivel de tensin alto VH garantizado para una salida (VOH). Para las entradas: 0V 0,8 rango de valores aceptado para una entrada de nivel bajo VL (0 lgico VIL). 2V 5V rango de valores aceptado para una entrada de nivel alto VH (1 lgico VIH). MODELOS (Interruptores y Resistivos) DE LA SALIDA DE UNA PUERTA Modelar la etapa de salida de una puerta lgica mediante resistencias e interruptores. INTERRUPTORES (ms sencillo) Ejemplo: Inversor CMOS.

RESISTENCIAS (ms preciso)

2.4.2.2. NIVELES DE CORRIENTE Son los valores de corriente de entrada y de salida que garantiza el fabricante de una determinada tecnologa digital. Se definen 4 niveles de corriente (para las entradas y para las salidas) ya sea teniendo un 0 un 1 lgico. IIH : High-Level Input Current La corriente de entrada por una puerta cuando se aplica una tensin de nivel alto a esa entrada. Es una corriente positiva dado que entra hacia la puerta. IIL Low-Level Input Current La corriente de entrada por una puerta cuando se aplica una tensin de nivel bajo a esa entrada. Es una corriente negativa dado que sale de la puerta. IOH High-Level Output Current La corriente de salida por una puerta cuando establece un nivel de tensin alto en la misma. Es una corriente que sale y por tanto negativa. IOL Low-Level Output Current La corriente de salida por una puerta cuando establece un nivel de tensin bajo en la misma. Es una corriente que entra y por tanto positiva. El fabricante, para cada tecnologa digital, indica los valores mnimos, tpicos y mximos. Para que una tecnologa funcione: IOH min > IIH max 2.4.3. INMUNIDAD AL RUIDO. y IOL min > IIL max

El ruido es una tensin no deseada que puede ser inducida por los cables y otros conductores internos que pueden captar radiaciones electromagnticas de alta frecuencia afectando el buen funcionamiento del circuito. Otra causa externa puede ser la variacin de tensin de la fuente de alimentacin que son formas de ruido de baja frecuencia. Estos ruidos pueden afectar los circuitos lgicos afectando tanto sus entradas como sus salidas ya que pueden llevarlos a niveles lmites o fuera de ellos de tal manera que la variacin en un nivel alto ( 1 lgico ) puede llegar a ser interpretada por un nivel bajo ( 0 Lgico ) o viceversa afectando la respuesta lgica del circuito. La medida de la inmunidad al ruido de un circuito se denomina MARGEN DE RUIDO N.M. (Noise Margen) y est dada por:

NMH Margen del Ruido para nivel ALTO. NML Margen del Ruido para nivel BAJO.

VNH = VOHmn VIHmn VNL = VILmx VOLmx

El margen de ruido es el mnimo de NMH y NML, y para que una tecnologa digital funcione, siempre ha de ser positivo. Para la tecnologa TTL NM = 0,4 V Si nos pasamos del margen de ruido, la salida de un circuito es impredecible. El margen de ruido que se le permite a una determinada tecnologa digital reduce la susceptibilidad a errores inducidos por ruido y mejora la fiabilidad de los equipos electrnicos digitales.
Va

VIH

VIH(mn.) 2v

VOH

Va VIL(min.) VIL

VOL 2.4.4. DISIPACIN DE POTENCIA. Es la potencia (Vatios) disipada por el circuito: P = VCC ICC

Normalmente la potencia esta limitada a un valor mximo para evitar la destruccin del dispositivo. Potencia o Consumo esttico Potencia o Consumo dinmico Mayor frecuencia Mayor consumo Como se indica en la figura por una compuerta circula una corriente procedente de la fuente de alimentacin. VCC ICCH VCC ICCL

ALTO (H) BAJO (L) VOH VOL Cuando el estado de salida es ALTO (H) circula la corriente ICCH y cuando el estado de salida es BAJO (L) circula la corriente ICCL Entonces la Disipacin de Potencia ser: Para salida ALTA Para salida BAJA PDH = VCC ICCH PDL = VCC ICCL

La disipacin de potencia media se especifica para una seal peridica simtrica, con un nivel ALTO en un 50% y un nivel BAJO EN UN 50%, en este caso se calcula: La corriente media ICC ICCH + ICCL ICC = -------------------

2 y se encuentra la potencia media. PD = VCC ICC La disipacin de potencia en un circuito TTL es esencialmente constante dentro de su rango de frecuencia de operacin y la disipacin de potencia para un circuito CMOS depende de la frecuencia, en condiciones de seales DC es extremadamente baja y aumenta cuando aumenta la frecuencia. Para un circuito integrado CI de cuatro compuertas tendr cuatro veces esta potencia de disipacin. Por ejemplo una compuerta NAND TTL disipa una potencia de 10 mW, luego la potencia total requerida por las cuatro compuertas del CI ser de 40 mW. 2.4.5. FACTOR DE CARGA 2.4.5.1 Factor de carga de salida. Fan out Debido a la energa mxima que una puerta puede absorber o consumir se impone un lmite en el nmero mximo de salidas que puede tener una puerta lgica. Es lo que se conoce como FANOUT

I = I1 + I2 + . + IN TTL . Valor tpico = 10 Para calcular el fan-out, se debe aplicar la siguiente expresin matemtica:

Fan - Out

I I = min OL min , OH min I IL max I IH max

Cuando la salida de una compuerta lgica se conecta a una o varias entradas de otras compuertas, se genera una carga en la puerta excitadora. El factor de carga de salida se define como el nmero mximo de entradas lgicas estndar que una salida puede manejar confiablemente, esto es, los niveles lgicos de salida de la compuerta excitadora se mantienen dentro de los lmites permitidos. Este lmite se denomina el Fan out de la compuerta. Algunos fabricantes especifican las corrientes de entrada y salida de un dispositivo en trminos de una Unidad de Carga (UL), que se define para la serie TTL, de la siguiente manera:

Unidad de carga (UL) = 40 uA en estado ALTO = 1.6 mA en estado BAJO Si un CI tiene un factor de carga de 10 UL (fan out) para ambos estados, significa que: IOH (max) = 10 x 40 uA = 400 uA IOL (max) = 10 x 1.6 mA = 16 mA 2.4.5.2. Factor de carga de entrada. Fan in. De la misma manera, si se especifica que la entrada de una compuerta de un CI tiene 1 UL (fan in) para ambos estados, significa que: IIH (max) = 1 x 40 uA = 40 uA IIL (max) = 1 x 1.6 mA = 1.6 mA La corriente de salida aumenta cada vez que se conecta una entrada de una compuerta y la cada de tensin interna aumenta en la compuerta excitadora haciendo que VOL aumente. Si se conectan demasiadas entradas, el aumento de VOL llegar a ser superior del VOL (mx.) permitido.

Series TTL 74 74S 74LS 74AS 74ALS 74F

Fan in ALTO 1 1.25 0.5 0.5 0.5 0.5

Fan in BAJO 1 1.25 0.25 0.3 0.06 0.4

Fan out ALTO 10 25 10 50 10 25

Fan out BAJO 10 12.5 5 12.5 5 12.5

Tabla. Factores de carga de las diferentes series TTL.

2.4.6. RETARDOS DE PROPAGACIN. Cuando una seal pasa a travs de un circuito lgico, siempre experimenta un retardo temporal. Un cambio en el nivel de salida de una compuerta, se produce cierto tiempo despus que haya ocurrido el cambio en el nivel de entrada, esto se denomina retardo de propagacin. Ej. Inversor Ideal:

En realidad existe un retardo, tpd (propagation delay) retardo de propagacin.

Podemos modelar un inversor real como un inversor ideal en serie con un bloque de retardo de propagacin.

Existen dos retardos de propagacin definidos as: tPLH = tiempo de propagacin al pasar de un nivel bajo (L) a un nivel alto (H). tPHL = tiempo de propagacin al pasar de un nivel alto (H) a un nivel bajo (L). La figura muestra un retardo de propagacin para un inversor. Dichos retardos se miden entre los puntos de de 50% en las transiciones de entrada y salida. En trminos generales t PLH y tPHL no son los mismos y ambos varan segn las condiciones de carga. Estos valores de propagacin se utilizan para definir la velocidad relativa del circuito lgico o frecuencia de trabajo. Cuanto mayor es el retardo de propagacin menor es la frecuencia de trabajo. 50%

50%

tPLH

tPHL

Figura. Retardo de propagacin A menudo, los fabricantes, distinguen entre el retardo de pasar de VL a VH y el de pasar de VH a VL La nomenclatura utilizada es: tpdLH y tpdHL

Simbologa

Puerta AND

Puerta triestado

Puerta NAND

Realiza funciones de AND y NAND

Puerta OR

Realiza funciones de OR y NOR

Puerta NOR

Puerta Y exclusiva

Puerta O exclusiva

Inversor

Diferencial

Buffer

Buffer triestado

Driver

Buffer negado Puertas lgicas, Sistema ANSI

Puerta AND

Puerta NAND

Puerta AND

Puerta NAND

Puerta OR

Puerta NOR

Puerta OR

Puerta NOR

Puerta O exclusiva

Inversor

C ir c ui t o s l gi c o s
IC Circuito integrado Smbolo genrico Cronomedidor - 555 Contador binario 4 bit Memoria Smbolo bsico

Decimal codificado binario BCD a un descodificador de 7 segmentos Contador decdico con 10 salidas codifiadas

Contador decdico decimal codificado binario ( BCD )

Decodificador 1a4

DAC Convertidor analgico / digital

Multiplexor

Semisumador

Sumador

CPU / UCP Unidad central de proceso Microprocesador