Documentos de Académico
Documentos de Profesional
Documentos de Cultura
No. 7 “CUAUHTÉMOC”
TURNO VESPERTINO
“ELECTRONICA INDUSTRIAL”
PRÁCTICA NUMERO: 09
“COMPROBACIÓN DE FLIP FLOPS (RS, JK, D)”
1.
INTEGRANTES DEL EQUIPO: CALIFICACIÓN:
1. OBJETIVO
Al término de la práctica el alumno:
Construirá un flip flop RS asíncrono por medio de compuertas universales.
Comprobara el funcionamiento del flip flop RS asíncrono.
Determinara la tabla de verdad del flip flop RS asíncrono.
Comprenderá la importancia que representa el generador de pulsos de reloj en el funcionamiento de los flip
flops síncronos JK y D.
Comprobara el funcionamiento de los flip flops JK y D síncronos manufacturados con tecnología monolítica.
Obtendrá la tabla de excitación de los flip flops JK y D síncronos.
2. RESULTADO DE APRENDIZAJE PROPUESTO (RAP)
Utiliza dispositivos de memoria para almacenar datos en binario
3. COMPETENCIA A DESARROLLAR
Utiliza elementos de la electrónica para expresar los resultados de sus operaciones
4. INTRODUCCIÓN
Los circuitos lógicos se clasifican en dos grupos; AND, OR y NOT. Los otros circuitos se clasifican en
circuitos lógicos secuenciales, los cuales involucran dispositivos de temporización de memoria. El
bloque funcional básico de los circuitos lógicos combinacionales es la compuerta lógica, mientras
que para el caso de los circuitos lógicos secuenciales el es el flip-flop (FF)
8. REQUISITOS
El equipo deberá de contar son su investigación ya descrita, antes de la realización de la práctica,
deberá aprobar el cuestionario de conocimientos previos a la práctica a realizar y contar con el
equipo y material completo, así como cumplir con el reglamento del taller (bata, zapatos,
conducta).
9. DESARROLLO
Flip Flop RS asíncrono
2. Por medio de las compuertas NAND elabore un Flip Flop RS asíncrono por medio del siguiente
diagrama.
Entradas Salidas
Posición R S Q (D4) Q’ (D3)
a H H
b H L
c H H
d L H
e H H
f H L
g H H
h L H
i L L
j L H
Entradas Salidas
Posición R S Q (D4) Q’ (D3)
a L L
b L H
c L L
d H L
e L L
f L H
g L L
h H L
i H H
9. Identifique cada una de las terminales del C.I. 74LS73, con ayuda del siguiente diagrama de
conexión.
10. Haciendo uso del C.I. 7473, del generador de pulsos de reloj y componentes mostrados en el
siguiente diagrama, verifique el funcionamiento del flip-flop JK síncrono.
11. Del circuito anterior, desconecte el puente X y conecte el puente W para efectos de iniciar en cero el
funcionamiento.
12. Alimente el circuito con 5 v y con los pulsos del generador de reloj.
13. Cerciórese de que el LED de la salida Q este apagado. Y si no remueva los puentes X y W hasta que Q
se apague.
14. Deje el puente W y proceda a obtener la tabla característica, para esto alterne las entradas J y K del
nivel alto y observe lo que sucede al momento que cambia de uno a cero lógico el pulso de reloj;
haga sus anotaciones en la siguiente tabla.
Nota: El valor H=1 lógico o sea 5.0 volts; el de L=0 lógico, equivalente a 0.0 volts.
15. Establezca simultáneamente en el nivel alto (H) ambas entradas J y K durante varios cambios de
pulso de reloj y anote sus observaciones:
_____________________________________________________________________________________
_______________________________________________________
16. Ahora elimine el puente W y coloque el puente X; con esta condición intente efectuar la tabla
característica. Anote sus observaciones:
_____________________________________________________________________________________
_______________________________________________________
17. Desconecte el circuito de la fuente de 5.0 v y los componentes que forman el circuito.
18. Por medio del siguiente esquema identifique las terminales del C.I. 74LS74.
19. Por medio del C.I. 74LS74, con el generador de pulsos de reloj y componentes del siguiente
diagrama, compruebe el funcionamiento del flip-flop tipo D.
24. Desconecte del circuito la fuente alimentación y los elementos que lo conforman.
11 .CONCLUSIONES
12. BIBLIOGRAFÍA