Resumen—Se realiza una introducción a multivibradors
biestables aprendiendo su utilización y funcionamiento mediante la aplicación de operaciones aritméticas binarias y funciones lógicas.
I.INTRODUCCIÓN El presente documento pretende realizar un preparativo para conocer el funcionamiento y uso de los multivibradores biestables más conocidos - 74107 como flip-flops. Consta de 2 flip-flops J-K independientes es más sencillo y solo dispone de una entrada de borrado. Descripción de los II. DESARROLLO pins: 1.Consultar la distribución de pines y la tabla de : Entrada asíncrona para poder borrar el contenido, pone funcionamiento de los Circuitos integrados: 7476, 74107, la salida Q a “0”. 74109, 74112. Esta información servirá para la elaborar el J: Entrada síncrona que junto con K hace cambiar el biestable circuito para esta Práctica. cuando hay una transición negativa de la señal de reloj. - 7476 K: Entrada síncrona que junto con J hace cambiar el biestable cuando hay una transición negativa de la señal de reloj Consta de 2 flip-flops o basculas J-K independientes. : Entrada señal de reloj que controla el biestable en los Descripción de los pins: flancos negativos de la señal. : Entrada asíncrona para poder borrar el contenido, pone Q: Salida del biestable. la salida Q a “0”. : Salida negada del biestable. : Entrada asíncrona para colocar la salida del flip-flop en estado alto, la salida Q pasa a “1”. J: Entrada síncrona que junto con K hace cambiar el biestable cuando hay una transición negativa de la señal de reloj. K: Entrada síncrona que junto con J hace cambiar el biestable cuando hay una transición negativa de la señal de reloj CLK: Entrada señal de reloj que controla el biestable en los flancos negativos de la señal. Q: Salida del biestable. : Salida negada del biestable.
- 74109 2
Consta de 2 flip-flops J-K activos en alto con PRESET y 2. Diseñar, utilizando solamente compuertas NOR, un flip CLEAR, el diseño J-K permite operaciones como Flip Flop – flop S – R síncrono activado con señal de reloj CLK en tipo D simplemente conectando los pines J y K juntos. estado alto y que tenga PRESET y CLEAR.
3.Con el circuito integrado 7476, o algún equivalente,
diseñar un flip – flop tipo D y tipo T
- 74112 4. Con el circuito integrado 7476, o algún equivalente, en Consta de 2 flip-flops J-K disparados por transición negativa configuración de flip – flop tipo J - K, diseñar un contador con PRESET y CLEAR. asincrónico ascendente según la siguiente tabla. Incluya el circuito de borrado manual además presentarlo en display. 3
5.Elaborar código en VHDL que permita implementar un
flip–flop S–R Asincrónico.
Tipo T
6. Elaborar código en VHDL que permita implementar un
flip–flop JK con PRESET y CLEAR.
7.Elaborar código en VHDL que permita implementar un
flip-flop tipo D y T. 8. Realizar el código VHDL necesario para implementar un contador ascendente del módulo indicado en la Tipo D siguiente tabla. 4
9.Realizar el código VHDL necesario para implementar un
contador descendente del módulo indicado en la siguiente tabla.
REFERENCIAS [1] C. Novillo. Sistemas Digitales. [Online]. Avaliable: bibdigital.epn.edu.ec/bitstream/15000/4829/1/sistemas %20digitales%20novillo.pdf [2] Tocci, Ronald J., Neal S. Wildmer, Gregory L. Moss. Sistemas Digitales Principios y aplicaciones. Decima Edición, Mexico: PEARSON EDUCACIÓN S.A., 2007 [3]
