Combinacionales y Secuenciales Maurokefalidis

Universidad Tecnológica Nacional FRR
Ing. En Sistemas De Información

Departamento de Ciencia de la Computación
[ Arquitectura de Computadores ]
CIRCUITOS SECUENCIALES
Semestre 2008-2
Ing. Gustavo Maurokefalidis
Präsentat
ion
Ing. Gustavo Maurokefalidis 1 Arquitectura de Computadores

[ Índice ]
2.1. Álgebra Booleana

2.2 Circuitos combinacionales
2.3. Circuitos sincrónicos
Ing. Gustavo Maurokefalidis 2 Arquitectura de Computadores Präsentat

ion
[ Índice ]

2.3. Circuitos Secuenciales

ion
[ Circuitos Secuenciales ] Álgebra Booleana
Aproximadamente en el año 1850

George Boole, desarrolló un sistema
algebraico para formular
proposiciones con símbolos.
George Boole
1815-1864

ion
Su álgebra consiste en un método

para resolver problemas de lógica
que recurre solamente a los valores
binarios 1 y 0 y a tres operadores:
• AND (y)
• OR (o)
• NOT (no)
George Boole
1815-1864

ion
010101010100101010101010101010010101010110010101
010101010100101010101010101010010101010110010101
Las variables Booleanas sólo toman
010101010100101010101010101010010101010110010101
los valores binarios: 1 ó 0.
010101010100101010101010101010010101010110010101
010101010100101010101010101010010101010110010101
Una variable Booleana representa
010101010100101010101010101010010101010110010101
un bit que quiere decir:
010101010100101010101010101010010101010110010101
010101010100101010101010101010010101010110010101
Binary digIT
010101010100101010101010101010010101010110010101
010101010100101010101010101010010101010110010101
010101010100101010101010101010010101010110010101
010101010100101010101010101010010101010110010101

ion
Operación OR:
x y x+y
0 0 0
0 1 1
1 0 1
1 1 1

ion
Operación OR:
x y x+y
0 0 0
0 1 1
1 0 1
1 1 1
Si una de las entradas es 1, entonces la salida es 1

ion
Compuerta OR:
x
x +y
y

ion
Operación AND:
x y xy
0 0 0
0 1 0
1 0 0
1 1 1

ion
Operación AND:
x y xy
0 0 0
0 1 0
1 0 0
1 1 1
Si una de las entradas es 0, entonces la salida es 0

ion
Compuerta AND:
x
xy
y

ion
Operación NOT:
x x
0 1
1 0

ion
Operación NOT:
x x
0 1
1 0
La salida es la negación de la entrada

ion
Compuerta NOT:
x x

ion
Ejercicio:
Encontrar w = x y + y z para todas las combinaciones.

ion
Ejercicio:
Encontrar w = x y + y z para todas las combinaciones.

x y z xy yz w
0 0 0 0 0 0
0 0 1 0 0 0
0 1 0 0 0 0
0 1 1 0 1 1
1 0 0 1 0 1
1 0 1 1 0 1
1 1 0 0 0 0
1 1 1 0 1 1

ion
[ Índice ]


ion
[ Circuitos Secuenciales ] Circuitos combinacionales
Un circuito combinacional es aquel cuya

010101010100101010101010101010010101010110010
salida depende sólo de las entradas en el
101 mismo instante de tiempo.
010101010100101010101010101010010101010110010
101 Es decir:
010101010100101010101010101010010101010110010
• No depende de la salida
101 • No depende del tiempo
010101010100101010101010101010010101010110010
101
010101010100101010101010101010010101010110010
101 E(t ) S(t )
010101010100101010101010101010010101010110010
Circuito
Combinacional
101

ion
Compuerta AND:
x
xy
y
x y xy
0 0 0
0 1 0
1 0 0
1 1 1
TABLA DE VERDAD

ion
Compuerta NAND:
x
xy
y
x y xy
0 0 1
0 1 1
1 0 1
1 1 0
TABLA DE VERDAD

ion
Compuerta OR:
x
x +y
y
x y x+y
0 0 0
0 1 1
1 0 1
1 1 1
TABLA DE VERDAD

ion
Compuerta NOR:
x
x +y
y
x y x+y
0 0 1
0 1 0
1 0 0
1 1 0
TABLA DE VERDAD

ion
Compuerta XOR (OR exclusivo):
x
x +y
y
x y x+y
0 0 0
0 1 1
1 0 1
1 1 0
TABLA DE VERDAD

ion
Compuerta XNOR (NOR exclusivo):
x
x +y
y
x y x+y
0 0 1
0 1 0
1 0 0
1 1 1
TABLA DE VERDAD

ion
Ejercicio:
Diseñe el circuito combinacional que realice la función

w=xy +yz.

ion
[ Índice ]


ion
[ Circuitos Secuenciales ] Circuitos sincrónicos
Los circuitos Secuenciales funcionan sobre la

base del tiempo.
Es decir, las salidas dependen no sólo de las

entradas.
Sino del estado en que estaban las salidas y

del tiempo.

ion
[ Circuitos Secuenciales ] Automatas
TEORIA DE AUTÓMATAS
Autómatas finitos
Funciones de transición
S(t+1) = F(H(t), E(t)) expresión genérica
S(t+1) = F(Q(t), E(t))

Q(t+1) = G(Q(t), E(t))
Diagrama de transición: Grafo orientado

Tabla de estados: Incluye: entradas, estado
anterior, salida/s y estado siguiente
[ Circuitos Secuenciales ] Automatas
E(t ) S( t 1)
Circuito
Combinacional
Q(t) Q (t 1)
Memoria
[ Circuitos Secuenciales ] Biestables Flip-Flop
Un biestable es un circuito electrónico con dos estados
(manifestados a la salida) estables.
Un biestable almacena 1 bit
El biestable es un circuito realimentado: la salida se

inyecta en la entrada.
Biestable conceptual: con 2 compuertas NOT
Biestable básico RS:

Con compuertas NOR
Con compuestas NAND

Flip-flop RS
S R Q(t) Q(t+1)

0 0 0

S Q
0 0 1

0 1 0

0 1 1

1 0 0
Q
R 1 0 1

1 1 0

1 1 1

ion
Flip-flop RS
S R Q(t) Q(t+1)
0 0 0 0
S Q
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 1
Q
R 1 0 1 1
1 1 0 ?
1 1 1 ?
Tabla de
Funcionamiento
ion
Flip-flop RS
Tabla de Excitación
Q(t) Q(t+1) S R
S Q
0 0 0 X
0 1 1 0
Q 1 0 0 1
R
1 1 X 0

ion
Flip-flop RS
Representación
set S
Q
FF
Q
reset R

ion
Flip-flop RS síncrono
CK S R Q
S Q 0 0 Q
CK 0 1 0
Q
1 0 1
R
1 1 ?
R
ion
Flip-flop RS síncrono
CK S R Q
set S Q 0 0 Q
clock CK FF 0 1 0
Q 1 0 1
reset R
1 1 ?

ion
Flip-flop D
D CK D Q
data S 0 0
Q
1 1
clock CK FF
Q
R Sin clock la salida no cambia

ion
Flip-flop D
D Qt Qt+1
D Q 0 0 0
0 1 0
clock
Q 1 0 1
1 1 1
Tabla de
Funcionamiento

ion
Flip-flop D
Qt Qt+1 D
0 0 0
data D Q
0 1 1
clock CK
1 0 0
Q
1 1 1
Tabla de
Excitación

ion
Flip-flop JK
J K Qt Qt+1
0 0 0 0
0 0 1 1
0 1 0 0
J Q 0 1 1 0
1 0 0 1
clock
1 0 1 1
Q
K 1 1 0 1
1 1 1 0
Tabla de
Funcionamiento
ion
Flip-flop JK
Qt Qt+1 J K
0 0 0 x
data J Q
0 1 1 x
clock CK 1 0 x 1
Q 1 1 x 0
K
Tabla de
Excitación

ion
Flip-flop T
T Qt Qt+1
0 0 0
0 1 1
T Q 1 0 1
clock 1 1 0
Q
Tabla de
Funcionamiento

ion
Flip-flop T
Qt Qt+1 T
0 0 0
0 1 1
T
Q 1 0 1
CK 1 1 0
Q
Tabla de
Excitación

ion
Contador de 4 bits basado en Flip-Flop JK
1 1 1 1
J Q J Q J Q J Q
CK CK CK CK
K K K K
1 1 1 1
LSB MSB

ion
Registro de corrimiento basado en Flip-Flops D
data
D Q D Q D Q D Q
CK CK CK CK

ion
Registro de corrimiento basado en Flip-Flops D
(shift register)
data
D Q D Q D Q D Q
CK CK CK CK

ion
[ Circuitos Secuenciales ] Diseño
Diseño de un circuito secuencial
Ejemplo: diseñar un circuito secuencial que genere una

secuencia de estados binarios: 00, 01, 10, 11
a partir de una señal de control x, que cada vez
que esté en 1 y venga una señal de clock
cambie de estado.

ion
Ejemplo: diseñar un circuito secuencial que genere una

secuencia de estados binarios: 00, 01, 10, 11
a partir de una señal de control x, que cada vez
que esté en 1 y venga una señal de clock
cambie de estado.
00
01 11
10
Diagrama de Transición
ion
x=0
00
x=1 x=1
x=0 01 11 x=0
x=1 x=1
10
Diagrama de Transición x=0 x : señal de control
ion
t t +1
A B x A B
Como el contador tiene dos bits, se
0 0 0 ? ? usarán dos flip-flops (A y B), uno
0 0 1 ? ? para cada bit.
0 1 0 ? ?
0 1 1 ? ?
AB
1 0 0 ? ? x=0
1 0 1 ? ?
1 1 0 ? ?
00
1 1 1 ? ? x=1 x=1
x=0 01 11 x=0
control
x=1 x=1
10
Diagrama de Transición x=0 x : señal de reloj
ion
t t +1
A B x A B
0 0 0 0 0
Tabla de estado
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 1 0 x=0
1 0 1 1 1
1 1 0 1 1
00
1 1 1 0 0 x=1 x=1
x=0 01 11 x=0
control
x=1 x=1
10
Diagrama de estado x=0 x : señal de reloj
ion
t t +1
A B x A B JA KA Qt Qt+1 J K
0 0 0 0 0 ? ? 0 0 0 x
0 0 1 0 1 ? ?
0 1 1 x
0 1 0 0 1 ? ?
0 1 1 1 0 ? ? 1 0 x 1
1 0 0 1 0 ? ?
1 1 x 0
1 0 1 1 1 ? ?
1 1 0 1 1 ? ?
1 1 1 0 0 ? ?
J Q
control CK FF
Usando flip-flops JK cómo deben ser
Q
sus entradas para que A cambie de K
su estado t a su estado t+1?
ion
t t +1
A B x A B JA KA Qt Qt+1 J K
0 0 0 0 0 0 X 0 0 0 x
0 0 1 0 1 0 X
0 1 1 x
0 1 0 0 1 0 X
0 1 1 1 0 1 X 1 0 x 1
1 0 0 1 0 X 0
1 1 x 0
1 0 1 1 1 X 0
1 1 0 1 1 X 0
1 1 1 0 0 X 1
J Q
control
CK FF
Tabla de excitación Q
K

ion
t t +1
Mapas de Karnough
A B x A B JA KA
0 0 0 0 0 0 X JA
0 0 1 0 1
B
0 X
0 1 0 0 1 0 X
0 1 1 1 0 1 X
A
1 0 0 1 0 X 0
1 0 1 1 1 X 0
1 1 0 1 1 X 0 x
1 1 1 0 0 X 1 KA
B
x
ion
t t +1
Mapas de Karnough
A B x A B JA KA
0 0 0 0 0 0 X JA
0 0 1 0 1
B
0 X
0 1 0 0 1 0 X
A X X X X
0 1 1 1 0 1 X
1 0 0 1 0 X 0 0 1 0 0
1 0 1 1 1 X 0
1 1 0 1 1 X 0 x
1 1 1 0 0 X 1 KA
B
A 0 1 0 0
X X X X
x
ion
t t +1
Mapas de Karnough
A B x A B JA KA
0 0 0 0 0 0 X JA
0 0 1 0 1
B
0 X
0 1 0 0 1 0 X
A X X X X
0 1 1 1 0 1 X
1 0 0 1 0 X 0 0 1 0 0
1 0 1 1 1 X 0
1 1 0 1 1 X 0 x
1 1 1 0 0 X 1 KA
B
A 0 1 0 0
JA = Bx
X X X X
KA = Bx
x
ion
t t +1
A B x A B JB KB Qt Qt+1 J K
0 0 0 0 0 ? ? 0 0 0 x
0 0 1 0 1 ? ?
0 1 1 x
0 1 0 0 1 ? ?
0 1 1 1 0 ? ? 1 0 x 1
1 0 0 1 0 ? ?
1 1 x 0
1 0 1 1 1 ? ?
1 1 0 1 1 ? ?
1 1 1 0 0 ? ?
J Q
control
CK FF
Q
sus entradas para que B cambie de K
ion
t t +1
A B x A B JB KB Qt Qt+1 J K
0 0 0 0 0 0 X 0 0 0 x
0 0 1 0 1 1 X
0 1 1 x
0 1 0 0 1 X 0
0 1 1 1 0 X 1 1 0 x 1
1 0 0 1 0 0 X
1 1 x 0
1 0 1 1 1 1 X
1 1 0 1 1 X 0
1 1 1 0 0 X 1
J Q
control
CK FF
Q
sus entradas para que B cambie de K
ion
t t +1
Mapas de Karnough
A B x A B JB KB
0 0 0 0 0 0 X JB
0 0 1 0 1
B
1 X
0 1 0 0 1 X 0
0 1 1 1 0 X 1
A
1 0 0 1 0 0 X
1 0 1 1 1 1 X
1 1 0 1 1 X 0 x
1 1 1 0 0 X 1 KB
B
x
ion
t t +1
Mapas de Karnough
A B x A B JB KB
0 0 0 0 0 0 X JB
0 0 1 0 1
B
1 X
0 1 0 0 1 X 0
A X X 1 0
0 1 1 1 0 X 1
1 0 0 1 0 0 X X X 1 0
1 0 1 1 1 1 X
1 1 0 1 1 X 0 x
1 1 1 0 0 X 1 KB
B
A 0 1 X X
0 1 X X
x
ion
t t +1
Mapas de Karnough
A B x A B JB KB
0 0 0 0 0 0 X JB
0 0 1 0 1
B
1 X
0 1 0 0 1 X 0
A X X 1 0
0 1 1 1 0 X 1
1 0 0 1 0 0 X X X 1 0
1 0 1 1 1 1 X
1 1 0 1 1 X 0 x
1 1 1 0 0 X 1 KB
B
A 0 1 X X
JB = x
0 1 X X
KB = x
x
ion
JA A
Q
JA = Bx CK FFA
KA = Bx Q
KA
JB = x
JB B
KB = x Q
CK FFB
Q
KB

JA A
Q
JA = Bx CK FFA
KA = Bx Q
KA
JB = x
JB B
KB = x Q
CK FFB
Q
x KB
clock
[ Circuitos Secuenciales ] Consideraciones
Consideraciones de diseño:
1. Hacer un diagrama de estado identificando las variables

entrada (control) y salida. En el diagrama: un estado es un
círculo, un flecha es una transición de un estado a otro.
Indicar en cada arco la entrada / Salida producida.
2. El número de flip-flops necesarios para el circuito es el
número de bits que tienen los estados.
3. Se realiza la tabla de estados y la tabla de excitación para
cada flip-flop.
4. Se diseña el circuito combinacional para cada entrada de
cada flip-flop usando mapas de Karnough.
5. Se implementa el circuito secuencial.

[ Foro de Discusión ]
http://groups.google.com.ar/group/arquitectura-de-los-computadores
Forma de Inscribirse:
Ingresar a la URL
1. Accede y solicita convertirte en miembro.
2. Crear una cuenta ahora.
3. Ingresar con correo y Contraseña indicado.

[ Buses y Registros ] Introducción
REGISTRO:
Conjunto ordenado de Biestables que permiten almacenar

una configuración binaria
Poseen una lógica combinacional asociada, que lo capacita

para realizar distintas operaciones
Q Q Q Q Q Q Q Q Q Q
An An-1 A2 A1 A0
R S R S R S R S R S

[ Buses y Registros ] Operaciones Elementales
Puesta a Cero y Complementación
Q Q Q Q Q Q Q Q Q Q
An An-1 A2 A1 A0
J K J K J K J K J K
Puesta Cero
Complementación

Q Q Q Q Q Q Q Q Q Q
An An-1 A2 A1 A0
J K J K J K J K J K
Puesta Cero
Complementación

Q Q Q Q Q Q Q Q Q Q
An An-1 A2 A1 A0
J K J K J K J K J K
Puesta Cero
Complementación

Q Q Q Q Q Q Q Q Q Q
An An-1 A2 A1 A0
J K J K J K J K J K
Puesta Cero
Complementación

Q Q Q Q Q Q Q Q Q Q
An An-1 A2 A1 A0
J K J K J K J K J K
Puesta Cero
Complementación

[ Buses y Registros ] Transferencias
Puesta a Cero previa Entrada Forzada Entrada Forzada

[ Buses y Registros ] Buses
Buses: También llamados Líneas Omnibus, permiten
interconectar varios Registros, algunos considerados como
Registros Fuente, y otros como Registros Destino
Transferencia por
medio de un Bus

Entrada de Información de un Registro :
Registro Registro
Señal
De
Gobierno
Señal Información
De
Gobierno
Información

Registros situados entre dos Buses :
BUS S
S S
1 2
Registro 1 Registro 2
E E2
BUS E 1

Registro 2
BUS SR2
SR1
Registro 1

SR 1
Nivel
Registro 2
Nivel Bus
ER 2 Impulsional
BUS SR2
SR1
Registro 1

SR 1
Nivel
Registro 2
Nivel Bus
ER 2 Impulsional
BUS SR2
SR1
Registro 1

Impulso Reloj
Registro 2
SR 1
ER 2
BUS SR2
SR1
Registro 1

[ Buses y Registros ] Buses
Registros e Desplazamiento:
Permiten desplazar la información a Derecha , Izquierda, o
en ambos sentidos, según la información de contról y la
lógica combinacional que lo gobierne
Registro de Desplazamiento a Derecha

[ Buses y Registros ] Contadores
Registros Contadores: Permiten incrementar su contenido
binario en una unidad por cada señal de cuenta.
Contador Binario de n Bits

Combinacionales y Secuenciales Maurokefalidis

Cargado por

Información del documento

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Combinacionales y Secuenciales Maurokefalidis

Cargado por

Copyright:

Formatos disponibles

Universidad Tecnológica Nacional FRR

Ing. En Sistemas De Información

Ing. Gustavo Maurokefalidis

Ing. Gustavo Maurokefalidis 1 Arquitectura de Computadores

2.1. Álgebra Booleana

Ing. Gustavo Maurokefalidis 2 Arquitectura de Computadores Präsentat

2.1. Álgebra Booleana

Ing. Gustavo Maurokefalidis 3 Arquitectura de Computadores Präsentat

Aproximadamente en el año 1850

Ing. Gustavo Maurokefalidis 4 Arquitectura de Computadores Präsentat

Su álgebra consiste en un método

Ing. Gustavo Maurokefalidis 5 Arquitectura de Computadores Präsentat

Ing. Gustavo Maurokefalidis 6 Arquitectura de Computadores Präsentat

Ing. Gustavo Maurokefalidis 7 Arquitectura de Computadores Präsentat

Si una de las entradas es 1, entonces la salida es 1

Ing. Gustavo Maurokefalidis 9 Arquitectura de Computadores Präsentat

Ing. Gustavo Maurokefalidis 10 Arquitectura de Computadores Präsentat

Si una de las entradas es 0, entonces la salida es 0

Ing. Gustavo Maurokefalidis 12 Arquitectura de Computadores Präsentat

Ing. Gustavo Maurokefalidis 13 Arquitectura de Computadores Präsentat

La salida es la negación de la entrada

Ing. Gustavo Maurokefalidis 15 Arquitectura de Computadores Präsentat

Encontrar w = x y + y z para todas las combinaciones.

Ing. Gustavo Maurokefalidis 16 Arquitectura de Computadores Präsentat

Encontrar w = x y + y z para todas las combinaciones.

Ing. Gustavo Maurokefalidis 17 Arquitectura de Computadores Präsentat

2.1. Álgebra Booleana

Ing. Gustavo Maurokefalidis 18 Arquitectura de Computadores Präsentat

Un circuito combinacional es aquel cuya

Ing. Gustavo Maurokefalidis 19 Arquitectura de Computadores Präsentat

Ing. Gustavo Maurokefalidis 20 Arquitectura de Computadores Präsentat

Ing. Gustavo Maurokefalidis 21 Arquitectura de Computadores Präsentat

Ing. Gustavo Maurokefalidis 22 Arquitectura de Computadores Präsentat

Ing. Gustavo Maurokefalidis 23 Arquitectura de Computadores Präsentat

Compuerta XOR (OR exclusivo):

Ing. Gustavo Maurokefalidis 24 Arquitectura de Computadores Präsentat

Compuerta XNOR (NOR exclusivo):

Ing. Gustavo Maurokefalidis 25 Arquitectura de Computadores Präsentat

Diseñe el circuito combinacional que realice la función

Ing. Gustavo Maurokefalidis 26 Arquitectura de Computadores Präsentat

2.1. Álgebra Booleana

Ing. Gustavo Maurokefalidis 27 Arquitectura de Computadores Präsentat

Los circuitos Secuenciales funcionan sobre la

Es decir, las salidas dependen no sólo de las

Sino del estado en que estaban las salidas y

Ing. Gustavo Maurokefalidis 28 Arquitectura de Computadores Präsentat

S(t+1) = F(Q(t), E(t))

Diagrama de transición: Grafo orientado

Un biestable almacena 1 bit

El biestable es un circuito realimentado: la salida se

Biestable conceptual: con 2 compuertas NOT

Biestable básico RS:

Con compuestas NAND

Ing. Gustavo Maurokefalidis 32 Arquitectura de Computadores Präsentat

Ing. Gustavo Maurokefalidis 34 Arquitectura de Computadores Präsentat

Ing. Gustavo Maurokefalidis 35 Arquitectura de Computadores Präsentat

Ing. Gustavo Maurokefalidis 37 Arquitectura de Computadores Präsentat

Ing. Gustavo Maurokefalidis 38 Arquitectura de Computadores Präsentat

Ing. Gustavo Maurokefalidis 39 Arquitectura de Computadores Präsentat

Ing. Gustavo Maurokefalidis 40 Arquitectura de Computadores Präsentat

Ing. Gustavo Maurokefalidis 42 Arquitectura de Computadores Präsentat

Ing. Gustavo Maurokefalidis 43 Arquitectura de Computadores Präsentat

Ing. Gustavo Maurokefalidis 44 Arquitectura de Computadores Präsentat

Ing. Gustavo Maurokefalidis 45 Arquitectura de Computadores Präsentat