45789101116.

pdf

Cristinacc59

Electrónica y Automatización del Producto

3º Grado en Ingeniería en Diseño Industrial y Desarrollo del Producto

Escuela Politécnica Superior

Universidad de Sevilla

Reservados todos los derechos.

No se permite la explotación económica ni la transformación de esta obra. Queda permitida la impresión en su totalidad.
 No se permite la explotación económica ni la transformación de esta obra. Queda permitida la impresión en su totalidad.
Convertir los siguientes números binarios a sus equivalentes decimales:

Reservados todos los derechos.

valor·2cifra
cifra 5 4 3 2 1 0
a) 001100(2
valor 0 0 1 1 0 0 → 001100(2 = 0·25+0·24+1·23+1·22+0·21+0·20 = 8+4 = 12(10

5 4 3 2 1 0
b) 000011(2
0 0 0 0 1 1 → 000011(2 = 0·25+0·24+0·23+0·22+1·21+1·20 = 2+1 = 3(10

5 4 3 2 1 0
c) 011100(2
0 1 1 1 0 0 → 011100(2 = 0·25+1·24+1·23+1·22+0·21+0·20= 16+8+4 = 28(10

5 4 3 2 1 0
d) 111100(2
1 1 1 1 0 0 → 111100(2 = 1·25+1·24+1·23+1·22+0·21+0·20= 32+16+8+4 = 60(10

5 4 3 2 1 0
e) 101010(2
1 0 1 0 1 0 → 101010(2 = 1·25+0·24+1·23+0·22+1·21+0·20= 32+8+2 = 42(10

5 4 3 2 1 0
f) 111111(2
1 1 1 1 1 1 → 111111(2 = 1·25+0·24+1·23+0·22+1·21+0·20= 32+16+8+4+2+1 = 63(10

a64b0469ff35958ef4ab887a898bd50bdfbbe91a-5492992
 No se permite la explotación económica ni la transformación de esta obra. Queda permitida la impresión en su totalidad.
Convertir los siguientes números binarios a sus equivalentes decimales:

5 4 3 2 1 0
g) 100001(2
1 0 0 0 0 1 → 100001(2 = 1·25+0·24+0·23+0·22+0·21+1·20 = 32+1 = 33(10

Reservados todos los derechos.

5 4 3 2 1 0
h) 111000(2
1 1 1 0 0 0 → 111000(2 = 1·25+1·24+1·23+0·22+0·21+0·20= 32+16+8 = 56(10

10 9 8 7 6 5 4 3 2 1 0
i) 11110001111(2
1 1 1 1 0 0 0 1 1 1 1

11110001111(2 = 1·210+1·29+1·28+1·27+0·26+0·25+0·24+1·23+1·22+1·21+1·20 = 1024+512+256+128+8+4+2+1 = 1935(10

¿No te llega para pagar Wuolah Pro? ¿Un año sin anuncios gratis? ¡Clic aquí!
a64b0469ff35958ef4ab887a898bd50bdfbbe91a-5492992
 No se permite la explotación económica ni la transformación de esta obra. Queda permitida la impresión en su totalidad.
a) Utilizando las leyes de De Morgan obtener una suma de producto para las siguientes funciones:

suma de productor · ·… + · ·… + · ·… +….

Reservados todos los derechos.

𝑎𝑏 = 𝑎ത + 𝑏ത 𝑎𝑏 = 𝑎𝑏 𝑎 + 𝑏 = 𝑎ത · 𝑏ത

a.1) 𝐹 = 𝑥 + 𝑦 𝑥𝑦ത + 𝑧 = 𝑥 + 𝑦 + 𝑥 𝑦ത + 𝑧 = 𝑥 + 𝑦 + 𝑥 𝑦ത + 𝑧 = 𝑥ҧ 𝑦ത + 𝑥𝑦ത + 𝑧

b) Utilizando las leyes de De Morgan obtener el complemento de las siguientes funciones:

b.1) 𝑓 = 𝑥 + 𝑦ത 𝑦𝑧 + 𝑥𝑦ത → 𝑓 ҧ = 𝑥 + 𝑦ത 𝑦𝑧 + 𝑥 𝑦ത = 𝑥 + 𝑦ത + 𝑦𝑧 + 𝑥𝑦ത = 𝑥ҧ 𝑦ത + 𝑦𝑧 𝑥𝑦ത = 𝑥𝑦 ҧ + 𝑦𝑧 𝑥𝑦ത =

= 𝑥𝑦 ҧ + 𝑦ത + 𝑧ҧ 𝑥ҧ + 𝑦 = 𝑥𝑦
ҧ + 𝑦ത + 𝑧ҧ 𝑥𝑦ത = 𝑥𝑦 ҧ + 𝑦ത𝑥ҧ + 𝑦𝑦
ത + 𝑧ҧ𝑥ҧ + 𝑧𝑦
ҧ =
= 𝑥𝑦
ҧ + 𝑦ത𝑥ҧ + 𝑧ҧ𝑥ҧ + 𝑧𝑦
ҧ = 𝑥ҧ 𝑦 + 𝑦ത + 𝑧ҧ𝑥ҧ + 𝑧𝑦
ҧ = 𝑥ҧ + 𝑧ҧ𝑥ҧ + 𝑧𝑦
ҧ

¿No te llega para pagar Wuolah Pro? ¿Un año sin anuncios gratis? ¡Clic aquí!
a64b0469ff35958ef4ab887a898bd50bdfbbe91a-5492992
 No se permite la explotación económica ni la transformación de esta obra. Queda permitida la impresión en su totalidad.
Obtener la tabla de verdad para las siguientes funciones:

a) 𝐹 = 𝑥𝑦 + 𝑥𝑧
ҧ + 𝑦𝑧ҧ b) 𝐹 = 𝑥ҧ + 𝑧ҧ 𝑦+𝑧

x y z F x y z F

Reservados todos los derechos.

0 0 0 0 0 0 0 0
0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1
0 1 1 1 0 1 1 1
1 0 0 0 1 0 0 0
1 0 1 0 1 0 1 0
1 1 0 1 1 1 0 1
1 1 1 1 1 1 1 0

¿No te llega para pagar Wuolah Pro? ¿Un año sin anuncios gratis? ¡Clic aquí!
a64b0469ff35958ef4ab887a898bd50bdfbbe91a-5492992
 No se permite la explotación económica ni la transformación de esta obra. Queda permitida la impresión en su totalidad.
Diseñe un circuito combinacional que detecte un error en la representación de un dígito decimal en BCD. Realizar un
diseño mediante un circuito formado sólo por puertas NAND.

Reservados todos los derechos.

Tabla de verdad Circuito lógico
Mapa de Karnaugh
a b c d E
0 0 0 0 0 0 ab a
cd
00 01 11 10
ab
1 0 0 0 1 0 b
00 0 0
0 4
1 12 0 8
2 0 0 1 0 0
01 0 0 1 13 0 ab · ac
ഥ
3 0 0 1 1 0 1 5 9
a
4 0 1 0 0 0 11 0 3
0 7
1 15 1 11 ac
ഥ
5 0 1 0 1 0 10 0 2
0 6
1 14 1 10 c
6 0 1 1 0 0
7 0 1 1 1 0
8 1 0 0 0 0
Expresión lógica (s.p.) AND|OR Expresión lógica (Único tipo de Puertas)
9 1 0 0 1 0
10 1 0 1 0 1
E = ab + ac E = ab + ac = ab + ac = ab · ac
ഥ
11 1 0 1 1 1 NAND|NAND
12 1 1 0 0 1 Expresión lógica (p.s.) OR|AND
13 1 1 0 1 1
14 1 1 1 0 1 E=a· 𝑏+𝑐 E = a · 𝑏 + 𝑐 = a · 𝑏 + 𝑐 = aത + 𝑏 + 𝑐
15 1 1 1 1 1 NOR|NOR

a64b0469ff35958ef4ab887a898bd50bdfbbe91a-5492992
 No se permite la explotación económica ni la transformación de esta obra. Queda permitida la impresión en su totalidad.
Se desea diseñar un circuito electrónico digital que realice las funciones de una central de alarmas. La central recibe cuatro señales, procedente cada una de
ellas de un sistema básico de alarma. La central de alarmas debe activar una señal de “alarma intermedia” cuando detecte que se han activado una o dos
entradas básicas de alarma y otra señal de “alarma severa” cuando detecte que se han activado tres o cuatro entradas básicas de alarma. Realizar un diseño
mediante un circuito formado por puertas NAND.

Funcionamiento del Sistema

Diagrama de Bloques (Tabla de verdad)

Reservados todos los derechos.

S4 S3 S1 S2 AI AS
0 0 0 0 0 0 0
S1 Central
S2 AI 1 0 0 0 1 1 0

S3 de 1 0 0 1 0 1 0

AS 2 0 0 1 1 1 0

S4 Alarma 1 0 1 0 0 1 0
2 0 1 0 1 1 0
2 0 1 1 0 1 0
3 0 1 1 1 0 1
Entradas:
1 1 0 0 0 1 0
S1: Entrada señal 1 (0: desactivado , 1: activada)
2 1 0 0 1 1 0
S2: Entrada señal 2 (0: desactivado , 1: activada)
2 1 0 1 0 1 0
S3: Entrada señal 3 (0: desactivado , 1: activada)
3 1 0 1 1 0 1
S4: Entrada señal 4 (0: desactivado , 1: activada) 2 1 1 0 0 1 0
3 1 1 0 1 0 1
Salidas: 3 1 1 1 0 0 1
AI: Alarma intermedia (0: desactivado , 1: activada) 4 1 1 1 1 0 1
AS: Alarma severa (0: desactivado , 1: activada)
¿No te llega para pagar Wuolah Pro? ¿Un año sin anuncios gratis? ¡Clic aquí!
a64b0469ff35958ef4ab887a898bd50bdfbbe91a-5492992
 No se permite la explotación económica ni la transformación de esta obra. Queda permitida la impresión en su totalidad.
Se desea diseñar un circuito electrónico digital que realice las funciones de una central de alarmas. La central recibe cuatro señales, procedente cada una de
ellas de un sistema básico de alarma. La central de alarmas debe activar una señal de “alarma intermedia” cuando detecte que se han activado una o dos
entradas básicas de alarma y otra señal de “alarma severa” cuando detecte que se han activado tres o cuatro entradas básicas de alarma. Realizar un diseño
mediante un circuito formado por puertas NAND.

Funcionamiento del Sistema Mapas de Karnaugh Ecuaciones lógicas

(Tabla de verdad) (uno por salida) de las salidas

Reservados todos los derechos.

(s.p. o AND|OR)
S4 S3 S1 S2 AI AS
S4 S3
AI
0 0 0 0 0 0 0 00 01 11 10
S1 S2
1 0 0 0 1 1 0
1 0 0 1 0 1 0
00 0 1 1 1
2 0 0 1 1 1 0 01 1 1 0 1 AI = 𝑆4 𝑆3 𝑆2 + 𝑆4 𝑆3 𝑆1 +
1 0 1 0 0 1 0 + 𝑆4 𝑆2 𝑆1 + 𝑆4 𝑆3 𝑆1 +
11 1 0 0 0
2 0 1 0 1 1 0 + 𝑆4 𝑆2 𝑆1 + 𝑆3 𝑆2 𝑆1
2 0 1 1 0 1 0 10 1 1 0 1
3 0 1 1 1 0 1
1 1 0 0 0 1 0
2 1 0 0 1 1 0 S4 S3
AS
00 01 11 10
2 1 0 1 0 1 0 S1 S2

3 1 0 1 1 0 1 00 0 0 0 0
AS = 𝑆4 𝑆3 𝑆2 + 𝑆4 𝑆3 𝑆1 +
2 1 1 0 0 1 0
3 1 1 0 1 0 1
01 0 0 1 0
3 1 1 1 0 0 1 11 0 1 1 1 + 𝑆3 𝑆2 𝑆1 + 𝑆4 𝑆2 𝑆1
4 1 1 1 1 0 1
10 0 0 1 0
¿No te llega para pagar Wuolah Pro? ¿Un año sin anuncios gratis? ¡Clic aquí!
a64b0469ff35958ef4ab887a898bd50bdfbbe91a-5492992
 No se permite la explotación económica ni la transformación de esta obra. Queda permitida la impresión en su totalidad.
Se desea diseñar un circuito electrónico digital que realice las funciones de una central de alarmas. La central recibe cuatro señales, procedente cada una de
ellas de un sistema básico de alarma. La central de alarmas debe activar una señal de “alarma intermedia” cuando detecte que se han activado una o dos
entradas básicas de alarma y otra señal de “alarma severa” cuando detecte que se han activado tres o cuatro entradas básicas de alarma. Realizar un diseño
mediante un circuito formado por puertas NAND. Implementación Lógica (NAND|NAND)
𝑆4 𝑆3 𝑆2 𝑆1

Ecuaciones lógicas de las salidas (NAND|NAND)

Reservados todos los derechos.

AI = 𝑆4 𝑆3 𝑆2 + 𝑆4 𝑆3 𝑆1 + 𝑆4 𝑆2 𝑆1 + 𝑆4 𝑆3 𝑆1 + 𝑆4 𝑆2 𝑆1 + 𝑆3 𝑆2 𝑆1 = 𝑆4 𝑆3 𝑆2

= 𝑆4 𝑆3 𝑆2 + 𝑆4 𝑆3 𝑆1 + 𝑆4 𝑆2 𝑆1 + 𝑆4 𝑆3 𝑆1 + 𝑆4 𝑆2 𝑆1 + 𝑆3 𝑆2 𝑆1 =
𝑆4 𝑆3 𝑆1
= 𝑆4 𝑆3 𝑆2 · 𝑆4 𝑆3 𝑆1 · 𝑆4 𝑆2 𝑆1 · 𝑆4 𝑆3 𝑆1 · 𝑆4 𝑆2 𝑆1 · 𝑆3 𝑆2 𝑆1
𝑆4 𝑆2 𝑆1
AS = 𝑆4 𝑆3 𝑆2 + 𝑆4 𝑆3 𝑆1 + 𝑆4 𝑆2 𝑆1 + 𝑆3 𝑆2 𝑆1 =
𝑆4 𝑆3 𝑆1
= 𝑆4 𝑆3 𝑆2 + 𝑆4 𝑆3 𝑆1 + 𝑆4 𝑆2 𝑆1 + 𝑆3 𝑆2 𝑆1 =
= 𝑆4 𝑆3 𝑆2 · 𝑆4 𝑆3 𝑆1 · 𝑆4 𝑆2 𝑆1 · 𝑆3 𝑆2 𝑆1 𝑆4 𝑆2 𝑆1

Diagrama de Bloques
𝑆3 𝑆2 𝑆1

𝑆4 𝑆3 𝑆2
S1 Central AI
S2 𝑆4 𝑆3 𝑆1
S3
de
AS
S4 Alarma 𝑆4 𝑆2 𝑆1

𝑆3 𝑆2 𝑆1
Entradas:
S1: Entrada señal 1 (0: desactivado , 1: activada)
S2: Entrada señal 2 (0: desactivado , 1: activada) Salidas:
S3: Entrada señal 3 (0: desactivado , 1: activada) AI: Alarma intermedia (0: desactivado , 1: activada)
S4: Entrada señal 4 (0: desactivado , 1: activada) AS: Alarma severa (0: desactivado , 1: activada) AI AS
¿No te llega para pagar Wuolah Pro? ¿Un año sin anuncios gratis? ¡Clic aquí!
a64b0469ff35958ef4ab887a898bd50bdfbbe91a-5492992
 No se permite la explotación económica ni la transformación de esta obra. Queda permitida la impresión en su totalidad.
Las normas de seguridad de los aviones modernos exigen que, para señales de vital importancia para la seguridad del aparato, los circuitos digitales deben
estar triplicados para que el fallo de uno de ellos no produzca una catástrofe. En caso de que los tres circuitos no produzcan la misma salida, ésta se escogerá
mediante votación. Diseñar el circuito “votador” que ha de utilizarse para obtener como resultado el valor mayoritario de las tres entradas digitales. Realizar

Reservados todos los derechos.

dos diseños: uno con puertas OR y AND y otro únicamente con puertas NAND.

Funcionamiento del Sistema

Diagrama de Bloques (Tabla de verdad)

E3 E2 E1 S
E1
0 0 0 0
E2 Votador S
E3 0 0 1 0
0 1 0 0
0 1 1 1
Entradas: 1 0 0 0
E1: Entrada Circuito 1 - (0: desactivado , 1: activada)
1 0 1 1
E2: Entrada Circuito 2 - (0: desactivado , 1: activada)
E3: Entrada Circuito 3 - (0: desactivado , 1: activada) 1 1 0 1
1 1 1 1
Salidas:
S: Salida (mayoría) - (0: desactivado , 1: activada)

a64b0469ff35958ef4ab887a898bd50bdfbbe91a-5492992
 No se permite la explotación económica ni la transformación de esta obra. Queda permitida la impresión en su totalidad.
Las normas de seguridad de los modernos aviones exigen que, para señales de vital importancia para la seguridad del aparato, los circuitos digitales deben
estar triplicados para que el fallo de uno de ellos no produzca una catástrofe. En caso de que los tres circuitos no produzcan la misma salida, ésta se escogerá
mediante votación. Diseñar el circuito “votador” que ha de utilizarse para obtener como resultado el valor mayoritario de las tres entradas digitales. Realizar
dos diseños: uno con puertas OR y AND y otro únicamente con puertas NAND.

Funcionamiento del Sistema Ecuaciones lógicas

Mapas de Karnaugh
(Tabla de verdad) de las salidas

Reservados todos los derechos.

(p.s. o OR|AND)
S
E3 E2
E3 E2 E1 S
E1
00 01 11 10 S = E3 + E2 · E2 + E1 ·
0 0 0 0 · E3 + E1
0 0 1 0
0 0 0 1 0
0 1 0 0 1 0 1 1 1 Implementación Lógica (OR|AND)
E3 E2 E1
0 1 1 1
1 0 0 0
E3 + E2
1 0 1 1
E2 + E1
1 1 0 1
E3 + E1
1 1 1 1

S
¿No te llega para pagar Wuolah Pro? ¿Un año sin anuncios gratis? ¡Clic aquí!
a64b0469ff35958ef4ab887a898bd50bdfbbe91a-5492992
 No se permite la explotación económica ni la transformación de esta obra. Queda permitida la impresión en su totalidad.
Las normas de seguridad de los modernos aviones exigen que, para señales de vital importancia para la seguridad del aparato, los circuitos digitales deben
estar triplicados para que el fallo de uno de ellos no produzca una catástrofe. En caso de que los tres circuitos no produzcan la misma salida, ésta se escogerá
mediante votación. Diseñar el circuito “votador” que ha de utilizarse para obtener como resultado el valor mayoritario de las tres entradas digitales. Realizar
dos diseños: uno con puertas OR y AND y otro únicamente con puertas NAND.

Funcionamiento del Sistema Implementación Lógica (NAND|NAND)

Mapas de Karnaugh
(Tabla de verdad) E3 E2 E1

Reservados todos los derechos.

S
E3 E2
E3 E2 E1 S 00 01 11 10 E3 E2
E1
0 0 0 0 E2 E1

0 0 1 0
0 0 0 1 0
E3 E1

0 1 0 0 1 0 1 1 1
0 1 1 1
S
1 0 0 0 Ecuaciones lógicas
Ecuaciones lógicas
1 0 1 1 de las salidas de las salidas (NAND|NAND)
(s.p. o AND|OR) S = E3 E2 + E2 E1 + E3 E1 =
1 1 0 1
S = E3 E2 + E2 E1 + = E3 E2 + E2 E1 + E3 E1 =
1 1 1 1
+ E3 E1 = E3 E2 · E2 E1 · E3 E1

¿No te llega para pagar Wuolah Pro? ¿Un año sin anuncios gratis? ¡Clic aquí!
a64b0469ff35958ef4ab887a898bd50bdfbbe91a-5492992
 No se permite la explotación económica ni la transformación de esta obra. Queda permitida la impresión en su totalidad.
Diseñe un circuito combinacional con puertas NAND que gobierne un sistema de llenado de un depósito de agua. Para
llenar este depósito, una vez que el depósito baje del 25% de su capacidad, se cuenta con dos electroválvulas F1 y F2 que
suministran un caudal de 50 y 10 litros/minuto respectivamente, y se tendrán en cuenta los siguientes criterios:
• Cuando la cantidad de agua existente en el depósito se encuentre por
debajo del 25% de la capacidad total, se deberá llenar el depósito a
Diagrama de Bloques
razón de 60 litros/minuto.

Reservados todos los derechos.

• Si el nivel de agua se encuentra entre el 25 y el 75% la velocidad de
llenado será de 50 litros/minuto.
• Si el nivel se encuentra entre el 75 y el 100% se procederá a terminar de S1
llenar el depósito con un caudal de 10 litros/minuto. S2 F1
• Si el nivel ha llegado al punto máximo, es decir al 100%, se deben cerrar S3 Diseño
ambas electroválvulas. F2
C
Se dispone de 4 sensores (S1, S2, S3 y C) que indican lo siguiente:
• En el sensor S1 aparece un ‘1’ cuando hemos llegado al 100% de la
capacidad del depósito. Entradas:
• Aparecerá un ‘1’ en el sensor S2 si la cantidad de agua que existe en el
S1: Depósito lleno 100% - (1: activada)
depósito supera el 75%.
• El sensor S3 nos indica mediante un ‘1’ si el nivel se encuentra por
S2: Depósito a más del 75% - (1: activada)
encima del 25%. S3: Depósito a más del 25% - (1: activada)
• Por último, el sensor C nos indica mediante un '1' si existe caudal a la C: F1 o F2 activada (1: activada)
entrada del depósito (o por lo tanto, si alguna de las dos electroválvulas
está abierta). Salidas:
F1: Control válvula F1 (50l/min) - (1: activada)
F2: Control válvula F2 (10l/min) - (1: activada)
¿No te llega para pagar Wuolah Pro? ¿Un año sin anuncios gratis? ¡Clic aquí!
a64b0469ff35958ef4ab887a898bd50bdfbbe91a-5492992
 No se permite la explotación económica ni la transformación de esta obra. Queda permitida la impresión en su totalidad.
Diseñe un circuito combinacional con puertas NAND que gobierne un sistema de llenado de un depósito de agua. Para
llenar este depósito, una vez que el depósito baje del 25% de su capacidad, se cuenta con dos electroválvulas F1 y F2 que

Reservados todos los derechos.

suministran un caudal de 50 y 10 litros/minuto respectivamente, y se tendrán en cuenta los siguientes criterios:
• Cuando la cantidad de agua existente en el depósito se encuentre por
debajo del 25% de la capacidad total, se deberá llenar el depósito a
razón de 60 litros/minuto. Funcionamiento del Sistema
• Si el nivel de agua se encuentra entre el 25 y el 75% la velocidad de (Tabla de verdad)
llenado será de 50 litros/minuto.
• Si el nivel se encuentra entre el 75 y el 100% se procederá a terminar de S3 S2 S1 F1 F2
llenar el depósito con un caudal de 10 litros/minuto.
• Si el nivel ha llegado al punto máximo, es decir al 100%, se deben cerrar 0 0 0 1 1
ambas electroválvulas.
0 0 1 X X
Diagrama de Bloques 0 1 0 X X
0 1 1 X X
S1 F1 1 0 0 1 0
S2 Diseño
S3 F2 1 0 1 X X
1 1 0 0 1
Entradas:
S1: Depósito lleno 100% - (1: activada)
1 1 1 0 0
S2: Depósito a más del 75% - (1: activada) Salidas:
S3: Depósito a más del 25% - (1: activada) F1: Control válvula F1 (50l/min) - (1: activada)
C: F1 o F2 activada (1: activada) F2: Control válvula F2 (10l/min) - (1: activada)
a64b0469ff35958ef4ab887a898bd50bdfbbe91a-5492992
 No se permite la explotación económica ni la transformación de esta obra. Queda permitida la impresión en su totalidad.
Diseñe un circuito combinacional con puertas NAND que gobierne un sistema de llenado de un depósito de agua. Para
llenar este depósito, una vez que el depósito baje del 25% de su capacidad, se cuenta con dos electroválvulas F1 y F2 que
suministran un caudal de 50 y 10 litros/minuto respectivamente, y se tendrán en cuenta los siguientes criterios:

Ecuaciones lógicas
Funcionamiento del Sistema Mapas de Karnaugh de las salidas

Reservados todos los derechos.

(Tabla de verdad) (uno por salida) (s.p. o AND|OR → NAND| NAND)

S3 S2 S1 F1 F2 F1
S3 S2
00 01 11 10 F1 = S3 + S2 =
0 0 0 1 1 S1

0 1 X 0 1 = S3 + S2 =
0 0 1 X X
1 X X 0 X = S3 S2
0 1 0 X X
0 1 1 X X
1 0 0 1 0
S3 S2
F2
00 01 11 10
1 0 1 X X S1
F2 = S3 + S2 S1 =
0 1 X 1 0
1 1 0 0 1 = S3 + S2 S1 =
1 X X 0 X
1 1 1 0 0 = S3 S2 S1

¿No te llega para pagar Wuolah Pro? ¿Un año sin anuncios gratis? ¡Clic aquí!
a64b0469ff35958ef4ab887a898bd50bdfbbe91a-5492992
 No se permite la explotación económica ni la transformación de esta obra. Queda permitida la impresión en su totalidad.
Diseñe un circuito combinacional con puertas NAND que gobierne un sistema de llenado de un depósito de agua. Para
llenar este depósito, una vez que el depósito baje del 25% de su capacidad, se cuenta con dos electroválvulas F1 y F2 que
suministran un caudal de 50 y 10 litros/minuto respectivamente, y se tendrán en cuenta los siguientes criterios:

Ecuaciones lógicas
de las salidas (NAND|NAND) Implementación Lógica (NAND|NAND)

Reservados todos los derechos.

S3 S2 S1
F1 = S3 S2
F2 = S3 S2 S1
S3

S2
Diagrama de Bloques
S2 S1

S1 F1
S2 Diseño
S3 F2
F1 F2

Entradas:
S1: Depósito lleno 100% - (1: activada)
S2: Depósito a más del 75% - (1: activada) Salidas:
S3: Depósito a más del 25% - (1: activada) F1: Control válvula F1 (50l/min) - (1: activada)
C: F1 o F2 activada (1: activada) F2: Control válvula F2 (10l/min) - (1: activada)
¿No te llega para pagar Wuolah Pro? ¿Un año sin anuncios gratis? ¡Clic aquí!
a64b0469ff35958ef4ab887a898bd50bdfbbe91a-5492992
 No se permite la explotación económica ni la transformación de esta obra. Queda permitida la impresión en su totalidad.
Un sistema de iluminación emplea lógica de control binaria para una determinada luminaria. Esta luminaria está en una
intersección en forma de T en un vestíbulo. Hay un conmutador para esta luz en cada uno de los tres puntos del final de
la T. Estos interruptores tienen salidas binarias 0 y 1 dependiendo de su posición, y se nombran A, B y C. Cuando Z está a
1 la luz se enciende, y cuando está a 0 se apaga. Diseñar, con puertas NAND y simplificando, la función Z de modo que si
cualquiera de los interruptores cambia, el valor Z cambia pasando la luz de estar encendida a apagada o viceversa.

Reservados todos los derechos.

A C Funcionamiento del Sistema
Z (Tabla de verdad)
Diagrama de Bloques
C A B Z
A 0 0 0 0
B Diseño Z 0 0 1 1
C 0 1 0 1
B
Entradas: 0 1 1 0
Nota: A: Interruptor izquierda - (1: ON, 0: OFF) 1 1
0 0
• No habrá nunca mas de una persona en el interior B: Interruptor abajo - (1: ON, 0: OFF)
de la intersección. C: Interruptor derecha - (1: ON, 0: OFF) 1 0 1 0
• El usuario pulsará el interruptor de la entrada y Salidas:
de la salida que utilice. Z: Luminaria (1: activada) 1 1 0 0
• Partimos que inicialmente todos los interruptores 1 1 1 1
están a 0.
¿No te llega para pagar Wuolah Pro? ¿Un año sin anuncios gratis? ¡Clic aquí!
a64b0469ff35958ef4ab887a898bd50bdfbbe91a-5492992