1.

Determinar el diagrama y la tabla de estados de un circuito detector de

secuencia que detecte 101. La salida debe ser 1 cuando ocurra el ultimo pulso
de la secuencia. La salida 2 debera restablecerse a Opara el siguiente pulso.
La secuencia debera presentar traslape.

X = 010101101

2. Obtener el diagrama y la tabla de estados para un circuito detector de

secuencia de tal manera que 2=1 en el segundo bit de 2 unos consecutivos.
El circuito debe diseriarse con traslape siempre y cuando se siga la siguiente
secuencia:

X = 01100111110

3. Obtener el diagrama y la tabla de estados tal que 2=1 cuando ocurra el

segundo bit de la secuencia 01.

X = 010100100

4. Obtener la tabla y el diagrama de estados tal que 2=1 cuando la secuencia

sea 1010.

X = 00101001010101110

5. En una intersecci6n
de dos calles, una en
la direcci6n norte-sur
(N-S) y otra en la
direcci6n este-oeste
(E-0). Se instalan
semaforos con
indicaciones de rojo,
am bar y verde.
Diseriar un circuito r NS rojo I NS rojo NS verde NS Ill
EO verde EO EO rojo EO rojo
mostrando la �r. 20 seg J dur. 20 seg dur. 20 seg dur. 20 seg
secuencia de estados
que recorreran las
luces. Suponer que el
sistema esta
controlado por un reloj
cuyo perfodo es de 5
segundos. En cada direcci6n se permite trafico durante 20 segundos y la luz
ambar dura 20 segundos.
 Facultad de lngenierfa de Producci6n y Servicios
Escuela Profesional de lngenierfa en Telecomunicaciones
PRACTICA CALIFICADA SISTEMAS DIGITALES

En la figura siguiente, se muestran cuatro interruptores que forman parte de las circuitos de
control en una maquina copiadora. Los interruptores estan en varios puntos a lo largo de la ruta
del papel, a medida que este pasa a traves de la maquina. Cada interruptor esta, par lo general,
abierto, y a medida que el papel pasa a traves de un interruptor, este se cierra. Es imposible que
las interruptores SWl y SW4 esten cerrados al mismo tiempo. Disene el circuito logico para
producir un estado logico en ALTO cada vez que dos o mas interruptores esten cerrados al
mismo tiempo.

+SV

+SV

X
+SV c,rcuito
16gico

+SV

1) lmplementar la tabla de verdad que corresponde con lo descrito anteriormente.

2) Expresar la funcion de salida en Suma de Productos y Productos de Sumas.
3) La expresion logica correspondiente a SP, debera simplificarla utilizando algebra de Boole,
indicando que !eyes y/o propiedades esta usando.
4) Utilice un mapa de Karnaugh, junta con las condiciones "No lmporta", para obtener la
expresion logica minima, correspondiente a la funcion de salida X.
5) lmplemente el circuito logico para la pregunta 3.
6) lmplemente el circuito logico para la pregunta 4.
7) lmplemente el circuito logico para la pregunta 4, solo usando puertas logicas NAND de 2
entradas.
8) lmplemente el circuito logico para la pregunta 4, solo usando puertas logicas NOR de 2
entradas.
9) lmplemente una tabla de verdad donde pueda usted comprobar que las expresiones logicas
de las preguntas 3, 4, 7 y 8, corresponden con la exp res ion inicial de la funcion de salida de
la pregunta 1.

MG. HUGO RUCAND ALVAREZ

)