Carrera: Ing.

Biomédica
Asignatura: Electrónica II (EM2)
Año 2022

LABORATORIO Nº2
Modelización de Sistemas Secuenciales Sincrónicos

BARRIONUEVO, FÁTIMA MARIA DIAZ ROMERO, PAULA

PARTE 1: OSCILADOR DE FRECUENCIA VARIABLE
En primera medida, se solicita implementar un oscilador de frecuencia variable, en el rango de
0,5 a 200 [Hz], mediante el timer 555. Dicha señal se utilizará en los flip flops del sistema
secuencial. A su vez, mediante una compuerta AND y un switch, debe ser posible habiliar y
deshabilitar la señal de clock proveniente del timer.

El integrado 555 tiene la característica de poder funcionar como oscilador aestable, es decir,
que su señal de salida varía entre un estado alto y un estado bajo periódicamente. Para ello, el
fabricante brinda un diagrama de conexión y ecuaciones para obtener los valores de
resistencias y capacidad según la señal que se desee generar.

Para lograr que la frecuencia varíe entre 0,5 y 200 [Hz], se

adopta RA = 1 [KΩ] y C = 10 [uF], y se obtienen los límites entre
los cuales debe variar RB, resistencia que se implementa
mediante un potenciómetro.
Para 0,5 [Hz], RB = 143 [KΩ]. Para 200 [Hz], RB = 0 [Ω]

Debido a que comercialmente se consigue un potenciómetro de 100 [kΩ], la frecuencia

oscilará entre 0,72 y 200 [Hz].

La compuerta AND para habilitar y deshabilitar los pulsos de clock, se implementa mediante
una compuerta NOR de 3 entradas, ya que se disponía de la misma. La diferencia al
implementarlo de este modo, es que los pulsos de clock en los Flip Flops estarán invertidos
respecto de los generados en el 555, es decir, los pulsos de clock en los Flip Flop se producirán
cuando el oscilador se encuentre en nivel bajo.

Los pulsos generados por el 555 son visualizados mediante un led rojo, mientras que los que
ingresan a los Flip Flop son visualizados por un led azul. Es decir que, cuando la señal se
inhabilite mediante el switch, el led azul permanecerá apagado. Por la forma de
implementarse, los parpadeos de ambos leds serán alternados.

La resistencia de 10 [KΩ] se coloca a fines de evitar cortocircuitar la salida de la fuente de

alimentación cuando se ingresa un “1” lógico (se deshabilitan los pulsos) y de no dejar la
entrada de la compuerta lógica sin conexión cuando se ingresa un “0” lógico (se habilitan los
pulsos).

Todos los circuitos integrados son alimentados con Vcc = 5 [V]. Los pines de alimentación de
los integrados de las compuertas son el número 7 (GND, masa) y el número 14 (Vcc). Se
recomienda alimentar con una fuente regulada y poner un capacitor en paralelo a la salida de
la misma para disminuir el ruido.

El circuito implementado es el siguiente:

PARTE 2: SISTEMA SECUENCIAL CONTADOR
A partir de la descripción del problema, se modela la máquina de estado finito según Moore.
Cabe destacar que tomaremos como alfabeto de entrada las transiciones de un estado a otro
que se producen mediante los sucesivos pulsos del clock, como si contáramos botellas una
detrás de otra, en una cinta transportadora. Se tiene en cuenta a la hora del diseño que las
salidas de la MEF corresponderán a las entradas de un conversor de BCD a 7 segmentos para
poder visualizar en forma decimal el resultado.

{Z} = {000, 001,010, 011, 100, 101, 110}

{S} = {0, 1, 2, 3, 4, 5, 6}

Especificación del elemento de memoria

Se utiliza como elemento de memoria Flip Flops del tipo JK, los cuales son de tipo binario, es
decir, almacenan solo 2 posibles valores (0 y 1). Sus tablas de funcionamiento desde el punto
de vista de las entradas y desde un punto de vista de transiciones se especifican a
continuación:
Asignación de salidas
Dado que el número de elementos del alfabeto de salida es 7, el número de cables de salida es
3, uno por cada bit. Se realiza entonces, la siguiente asignación:

{Z} Z2 Z1 Z0
000 0 0 0
001 0 0 1

010 0 1 0

011 0 1 1
100 1 0 0
101 1 0 1
110 1 1 0

Asignación de estados
Dado que el número de estados diferentes es 7, se necesitan 3 Flip Flops, uno por cada bit. Se
realiza entonces, la siguiente asignación:

{S} Q2 Q1 Q0
0 0 0 0
1 0 0 1

2 0 1 0

3 0 1 1
4 1 0 0
5 1 0 1
6 1 1 0

Diagrama de transición con las nuevas asignaciones

Se dibuja nuevamente el diagrama de transición de la MEF según Moore, con las asignaciones
realizadas anteriormente:
Esquema general de síntesis

A partir del esquema general de síntesis, se pone en evidencia la necesidad de sintetizar 9

funciones de 3 variables de entrada cada una. Las funciones Z0, Z1 y Z2 corresponderán a las
entradas del conversor BCD a 7 segmentos para poder visualizar en forma decimal el
resultado.
Implementación de funciones
La síntesis de las diferentes funciones del sistema combinatorio se realiza mediante mapas de
Karnaugh como se muestra a continuación:

J0 K0
Q1 Q1
Q0 00 01 11 10 Q0 00 01 11 10
Q2 Q2

0 1 Ø Ø 1 0 Ø 1 1 Ø
1 Ø 1 Ø Ø
1 1 Ø Ø 0

J0 = Ǭ1 + Ǭ2 K0 = 1

J1 K1
Q1 Q1
Q0 00 01 11 10 Q0 00 01 11 10
Q2 Q2
0 0 1 Ø Ø 0 Ø Ø 1 0
1 0 1 Ø Ø 1 Ø Ø Ø 1

J1 = Q0 K0 = Q0 + Q2

J2 K2
Q1 Q1
Q0 00 01 11 10 Q0 00 01 11 10
Q2 Q2
0 0 0 1 0 0 Ø Ø Ø Ø
1 Ø Ø Ø Ø 1 0 0 Ø 1

J2 = Q0 Q1 K2 = Q1

Z2 Z1
Q1 Q1
Q0 00 01 11 10 Q0 00 01 11 10
Q2 Q2

0 0 0 0 0 0 0 0 1 1
1 1 1 Ø 1 1 0 0 Ø 1

Z2 = Q2 Z1 = Q1

Z0
Q1
Q0 00 01 11 10
Q2
0 0 1 1 0
Z0 = Q0
1 0 1 Ø 0
Análisis y verificación de estados
Una vez obtenidas las funciones y, observando la tabla de funcionamiento de los Flip Flops JK
descriptas anteriormente, se procede a verificar que tanto las transiciones entre los distintos
estados como las correspondientes salidas, sean correctas:

Qu Qu+1
Q2 Q1 Q0 J2 K2 J1 K1 J0 K0 Z2 Z1 Z0 Q2 Q1 Q0
0 0 0 0 0 0 0 1 1 0 0 0 0 0 1
0 0 1 0 0 1 1 1 1 0 0 1 0 1 0
0 1 0 0 1 0 0 1 1 0 1 0 0 1 1
0 1 1 1 1 1 1 1 1 0 1 1 1 0 0
1 0 0 0 0 0 1 1 1 1 0 0 1 0 1
1 0 1 0 0 1 1 1 1 1 0 1 1 1 0
1 1 0 0 1 0 1 0 1 1 1 0 0 0 0

Se observa que la tabla se corresponde con la MEF modelada anteriormente, por lo que todas
las transiciones y salidas son correctas.

Circuito final
Una vez verificadas las funciones obtenidas, se realiza el esquema del circuito final. La síntesis
de las funciones del sistema combinatorio se realiza mediante compuertas NOR debido a la
disponibilidad de las mismas.

Las 9 funciones a implementarse son:

J0 = Ǭ1 + Ǭ2

K0 = 1

J1 = Q0

K1 = Q0 + Q2

J2 = Ǭ0 + Ǭ1

K2 = Q1

Z2 = Q2

Z1 = Q1

Z0 = Q0

Para la implementación de esta MEF se requiere de 5 compuertas NOR de 2 entradas, 3 Flip

Flops de tipo JK, el decofificador BCD y un display 7 segmentos.
Cabe aclarar que los integrados están alimentados con Vcc = 5 [V].

El circuito final a implementarse, incluyendo la parte 1, será:

Conclusiones
Con los conocimientos adquiridos en clases se pudo realizar tanto el proceso de
implementación del oscilador de frecuencia variable como el de síntesis de un sistema
secuencial. En el primer caso, siguiento la hoja de datos del timer LM 555, se calcularon las
resistencias y capacitores de forma tal que el integrado se comportara como oscilador aestable
de frecuencia variable. Por limitaciones comerciales, el mismo oscilará entre 0,72 y 200 [Hz]

Para la segunda parte del laboratorio, se pudo sintetizar un sistema secuencial contador de
botellas, analizando y diseñando cada uno de sus componentes (elemento de memoria y
sistema combinacional). Este último se obtuvo modelando una máquina de estado finito que
representa la especificación dada en el enunciado.