Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica 3

Academia: Turbomaquinaria y Manufactura No:
Mat./Lab. Laboratorio de Automatización de Sistemas de Manufactura Clave: 708
Periodo: Agosto-Diciembre Día: 4 Hora: N2 Brigada: 417
Oportunidad
Tipo de Evaluación: Ordinaria Fecha: 10-11-23 2 Semestre: 8
:
Nombre: Fermín Emilio Guadalupe Acosta Rdz. Matricula: 1852552
Actividad: Practica 3.- Compuertas lógicas combinacionales. Calificación:

Llenar este documento de acuerdo con cómo se estipula en la guía de llenado de actividades y
laboratorios. (Por favor no agregue, modifique o cambie el formato)

Objetivo de la actividad:
El objetivo de la actividad es hacer los diagramas de compuertas lógicas para completar
las conexiones necesarias para el funcionamiento de las placas.

Descripción de la actividad:
Realizar ejercicio de compuertas lógicas, tablas de la verdad y diagrama de conexiones
eléctricas.

Consulta Bibliografía:

Español:
N Tipo Referencia
o.
1 Artic MOLINAR SOLIS, Jesús Ezequiel et al. Circuito WTA en modo de
ulo corriente y baja complejidad, basado en inversores Quasi-FG en
CMOS. Comp. y Sist. [online]. 2011, vol.14, n.3, pp.245-252. ISSN
2007-9737.
2 Libr Autor: MARÍA TERESA J IMÉNEZ RAMÍREZ, Libro: Compuertas Lógicas, Fecha:
o Diciembre 2020, Link pdf:
https://repositorio.utn.ac.cr/bitstream/handle/20.500.13077/437/Compuertas
%20L%C3%B3gicas.pdf?sequence=1&isAllowed=y
3 Pagi Autor: Jaime Garcia, Hard zone, compuertas lógicas, Link:
na https://hardzone.es/tutoriales/rendimiento/puertas-logicas-sistemas-
combinacionales-secuenciales/
English:
N Typ Reference
o. e
1 Artic Autores: S.MALIK AND IEEE Transactions on Computer-Aided Design of
le Integrated Circuits and Systems ( Volumen: 13 , Número: 7 , julio de 1994 )
https://ieeexplore.ieee.org/abstract/document/293952/authors#authors
2 Boo
k
3 Web
site

1
 Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica 3
Academia: Turbomaquinaria y Manufactura No:
Mat./Lab. Laboratorio de Automatización de Sistemas de Manufactura Clave: 708
Periodo: Agosto-Diciembre Día: 4 Hora: N2 Brigada: 417
Oportunidad
Tipo de Evaluación: Ordinaria Fecha: 10-11-23 2 Semestre: 8
:
Nombre: Fermín Emilio Guadalupe Acosta Rdz. Matricula: 1852552
Actividad: Practica 3.- Compuertas lógicas combinacionales. Calificación:

Desarrollo de la actividad:

¿Qué son las puertas lógicas?

Las puertas lógicas son combinaciones de transistores que son las unidades mínimas
para construir cualquier semiconductor, ya estemos hablando de la construcción de una
memoria, ya sea volátil o no volátil, como de cualquier tipo de procesador. Por lo que
cualquier semiconductor que se encuentra en un ordenador sea del tipo que sea, está
compuesto de puertas lógicas, hasta el microcontrolador que controla la nevera que hay
en tu cocina lo está.

Todas las puertas lógicas tienen un número determinado de entradas y una sola salida y
se encargan de realizar una operación concreta sobre los datos de entrada sobre los
pines. En cada pin se emite un pulso que es binario, ya que solo puede tener dos valores
que los llamamos alto o 1 lógico o bajo o 0 lógicos. Al contrario de la creencia popular,
una señal baja no significa una señal sin electricidad, sino una con un voltaje más bajo.

Para poder visualizar mejor a nivel mental los ceros y los unos lógicos, pensar en ellos
como un pulsador, el cual tiene solo dos posiciones.

Tipos de puertas lógicas

Las puertas lógicas utilizadas en el diseño de memorias y procesadores son las
siguientes:

Puerta OR: la salida será un cero lógico cuando al menos en uno de los pines de entrada
de la puerta OR hay un 1. En el caso de que todos los valores de entrada sean 0
entonces el valor de salida será 0.

Puerta AND: la salida solo puede ser un uno lógico si todos los valores de entrada son
unos lógicos. En cualquier otro caso la salida es siempre cero lógicos.

Puerta XOR: la salida es un uno lógico cuando solo uno de los pines de entrada reciben
una señal en alto y el resto están en bajo, en el resto de casos el pulso de salida será bajo
o cero lógico.

2
 Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica 3
Academia: Turbomaquinaria y Manufactura No:
Mat./Lab. Laboratorio de Automatización de Sistemas de Manufactura Clave: 708
Periodo: Agosto-Diciembre Día: 4 Hora: N2 Brigada: 417
Oportunidad
Tipo de Evaluación: Ordinaria Fecha: 10-11-23 2 Semestre: 8
:
Nombre: Fermín Emilio Guadalupe Acosta Rdz. Matricula: 1852552
Actividad: Practica 3.- Compuertas lógicas combinacionales. Calificación:

Luego tenemos lo que son las puertas lógicas negadas, estás en realidad invierten su
valor de salida a través de un inversor, el cual también se le conoce como NOT. El cual no
es una

puerta lógica, simplemente se encarga de cambiar la señal de 0 a 1. Se utiliza para crear

las puertas lógicas negadas, como las que os comentaremos a continuación.

Puerta NOR: es la inversa de la puerta OR, la salida solo será uno lógico cuando todas
las señales de entrada sean cero lógico. Al revés que la puerta OR la salida será cero
lógico si al menos uno de las señales de entrada están en alto o uno lógico.

Puerta NAND: es la inversa de la puerta AND por lo que la salida será siempre un uno
lógico, excepto cuando todos los valores de entradas sean uno lógico, entonces la salida
será cero lógico.

Puerta XNOR: es la puerta XOR invertida. La salida es cero lógico cuando al menos una
de las entradas es un uno lógico, en otras condiciones la salida será siempre uno lógico.