ESCUELA POLITÉCNICA NACIONAL

FACULTAD DE INGENIERÍA DE SISTEMAS

INGENIERÍA EN SOFTWARE/COMPUTACION
ARQUITECTURA DE COMPUTADORES

PRACTICA 6 Simulación de Caché

GRUPO: GRX
FECHA DE ENTREGA:
INTEGRANTES: Nombres de los integrantes (Nombre Apellido)

1. OBJETIVOS
➢ Describir el funcionamiento y la estructura de una memoria caché.
➢ Describir las tecnologías que se utilizan para la implementación de una memoria caché.
➢ Realizar la comparación de los diferentes elementos relacionados a la memoria caché
tal como la función de correspondencia o el método de sustitución.

2. MARCO TEÓRICO

➢ El Marco teórico tendrá la fundamentación teórica relacionada al funcionamiento de la

memoria caché y su relación con el tamaño de la memoria principal, el tamaño de la
caché, tamaño del bloque, funciones de correspondencia, etc. En el caso de las funciones
de correspondencia se deberá identificar cada campo y su utilidad. Esta sección tendrá
una extensión máxima de dos páginas, por tanto, el estudiante necesita sintetizar la
información consultada.

3. DESARROLLO

Abrir el navegador e ingresar a http://www.ecs.umass.edu/ece/koren/architecture/.

Seleccionar la opción “Cache Demostrator”.
Seleccionar la opción “Address Bit Partitioner”.
Configurar la simulación con los siguientes parámetros:
 Función de Correspondencia Tamaño
No. De Tamaño Memoria Tamaño Tamaño
Asociativa por Conjuntos
Simulación Principal Caché Bloque Directa
Conjuntos K1
1 1MB 64KB 4B X
2 1MB 64KB 4B x 4
3 1MB 64KB 4B x 8

Nota: tomar en cuenta que el simulador tiene nombres de campos diferentes a los revisados
en clase. Es necesario identificar los campos correctamente.

En cada simulación, se debe realizar el siguiente procedimiento: 1) Calcular de forma teórica

las respuestas a las preguntas propuestas. 2) Realizar la simulación (adjuntar capturas) 3)
Verificar la respuesta teórica con la observada en el simulador.

Simulación 1.
1) ¿Cuántos bits son necesarios para direccionar la memoria principal?
2) ¿Cuál es el tamaño (en bits) de cada campo de una dirección de memoria principal?
3) ¿Cuál es la funcionalidad de los bits de “línea”?
4) ¿Cuál es la dirección de la última posición de los 2 primeros bloques?
5) ¿Cuántas líneas existen en memoria caché?
6) ¿Cuántos bloques existen en memoria principal?

Simulación 2.
1) ¿Cuál es la funcionalidad del parámetro “tamaño de conjuntos (k1)”?
2) ¿Cuál es el grado de asociatividad?
3) ¿Cuántos bits son necesarios para direccionar la memoria principal?
4) ¿Cuál es el tamaño (en bits) de cada elemento de una dirección de memoria principal?
5) ¿Cuántas líneas existe en memoria caché?
6) ¿Cuántos bloques de memoria principal se pueden cargar en la memoria caché?
7) ¿Cuántos bits son necesarios para determinar si una dirección está dentro de la caché?

Simulación 3.
1) Realizar la Simulación 3 y comparar sus resultados con los obtenidos en la Simulación 2.
Argumente sus respuestas.
2) ¿Cuál es el grado de asociatividad?

Simulación 4.
Considerando los resultados de la Figura 1, determinar los parámetros de entrada de esta
simulación. Considerar que el grado de asociatividad es de 8.

4
Figura 1. Resultados de la Simulación

1) ¿Cuál es el tipo de correspondencia aplicado?

2) ¿Cuál es el tamaño del bloque?
3) ¿Cuál es el tamaño de la memoria principal?
4) ¿Cuál es el tamaño de la caché?
 Simulación 5.

Describir el propósito del componente “Block Replacement Simulator”, su utilidad y

realizar un ejemplo.

4. CONCLUSIONES Y RECOMENDACIONES
➢ Realizar las conclusiones y recomendaciones del trabajo realizado en clase.

5. BIBLIOGRAFÍA

➢ Para la bibliografía utilizar un estilo estándar por ejemplo IEEE.

➢ La bibliografía deberá ser de libros, material académico de instituciones de educación
superior, páginas oficiales de organismos de estandarización y propietarios de
tecnologías, otros sitios similares.