Está en la página 1de 2

UTN-FRBA/Sistemas Arquitectura de Computadoras – Evaluación final – Marzo 5,, 2008 Apellido y Nombre

1.. Indicar cual es el concepto al que hace referencia cada uno de los
párrafos incluidos a continuación [Mínimo 5 puntos] 2.. Resolver [Mínimo 5 puntos]
1. Se completa en primer lugar la línea de caché que contiene el byte (3 puntos)
requerido por el procesador y después se hace al transferencia a la CPU Sabiendo que una CPU genera una dirección de 24 bits que permiten acceder a la
 El Dato Pedido va en Ultimo Lugar memoria principal y a la caché y que la caché tiene 128 líneas de 32 palabras
(bytes) cada una indicar:
2. Método adoptado para actualizar memorias caché asociativas
 Algoritmo de sustitución  Cuál es el tamaño de la memoria principal (16 mega)
 Cuántos bytes tiene el campo etiqueta en el caso de
3. Conjunto de registros de la CPU utilizados para funciones como las de correspondencia totalmente asociativa. (19)
administración de la memoria virtual, la conmutación de tareas, o la gestión  Cuántos bytes tiene el campo etiqueta en el caso de
de caché. correspondencia (12)
 Modelo para programador de sistemas
(3 puntos)
4. Registro de 32 bits que actúan como indicadores o señales de control de Sabiendo que una CPU genera una dirección de 33 bits que permiten acceder a la
determinadas funciones del sistema memoria principal
 Registro EFLAGS
 Cuál es el tamaño potencial de la memoria principal (8 Giga)
5. Caso en que el operando se encuentra directamente incorporado en la
instrucción  Si a la memoria DRAM se le habilitan 4 Giga ¿Cuántos bits son
 Dirección inmediata significativos para direccionarla (32 bits)

6. Dispositivo de memoria ultrarrápida que guarda la dirección lineal y la  Si el total de los 4 Giga están distribuidos en dos placas de 8
dirección física de las últimas 32 páginas de código accedidas chips cada una como esta armada la matriz de mX8 en cada chip y cual es la
 TLB de instrucciones capacidad de cada uno?Es de 256MX8 y tiene una capacidad de 256 MB

7. Las estructuras de datos que contienen las referencias para el acceso a (2 puntos)
memoria cuando se utiliza memoria segmentada Un proceso que se ejecuta en un sistema con memoria virtual puramente
 Tablas de descriptores de segmento segmentada tiene un primer segmento de código de 4096 bytes.

8. Dispositivo que recibe la las peticiones de interrupción de los periféricos a  ¿Que valor tiene el bit de Granularidad? Desactivado en 0
él conectados y determina la prioridad para activar el terminal INTR
 Si la base alojada en su descriptor y expresada en hexadecimal es 32 42
 Controlador de interrupciones (Stallings) 70 00. ¿Cuál es la dirección fisica que correspondería al último byte del
segmento? 32 42 7F FF
9. Proceso para determinar a cuál de los controladores de bus que solicitan
acceso se le permite acceder al mismo
 Arbitraje del bus
UTN-FRBA/Sistemas Arquitectura de Computadoras – Evaluación final – Marzo 5,, 2008 Apellido y Nombre

Consignas: Para aprobar el examen se requiere la aprobación de


cada uno de los apartados. Se deben sumar 10 puntos en total.
17(10); 16 y 15(9); 14(8); 13(7); 12(6); 11(5); 10(4).