UNIVERSIDAD DE EL SALVADOR

ESCUELA DE INGENIERÍA ELÉCTRICA

ELC-115

LABORATORIO 4. TRANSISTOR DE EFECTO DE CAMPO MOS

José Ramos López
PARTE I: INTRODUCCIÓN
En el trabajo de laboratorio el estudiante aplicará principalmente, los transistores NMOS y PMOS
que contiene el circuito integrado CMOS CD4007. Esta selección se justifica por varias razones
tanto académicas, como de índole práctica. Muchas buenas universidades utilizan el chip 4007. Este
circuito integrado contiene 3 transistores NMOS y 3 transistores PMOS. Este hecho convierte al
4007 en un laboratorio de bajo costo para el estudio y la experimentación con transistores MOS. Por
otra parte, su costo es moderado. En la actualidad se puede conseguir por $ 0.65. En la figura 1 se
muestra al 4007 en la página de una popular tienda de componentes electrónicos. En la figura 2 se
muestra la distribución de pines (pinout) del 4007.

Figura 1. El CD4007 en la página de una popular tienda de componentes electrónicos.

Copyright © 2022. José Ramos López 1

Figura 2. Pinout del circuito integrado de 14 pines CD4007 [2].

En la figura 2 se puede observar que las compuertas de los transistores PMOS y NMOS vienen
interconectadas en parejas. Este hecho sugiere que la aplicación original del CD4007 es dar al
diseñador la posibilidad de construir tres inversores CMOS. Esta es la única limitación de este
circuito, por lo demás es casi seguro que un solo transistor NMOS o PMOS comprado
individualmente, cuesta más que el CD4007 completo con sus 6 transistores. Otro detalle que no se
entiende completamente la primera vez que uno observa el pinout del CD4007 es que, en el caso de
los NMOS, el sustrato de semiconductor tipo p ya se encuentra conectado internamente a la fuente
de uno de los transistores NMOS. En la figura 2, el pin 7 es al mismo tiempo la fuente de un
transistor NMOs, y el terminal del sustrato tipo p de todos los transistores NMOS del circuito
integrado. Un análisis similar aplica para los transistores PMOS y el sustrato tipo n. El pin 14 es la
fuente de uno de los transistores PMOS, y al mismo tiempo es el sustrato tipo n de todos los
transistores PMOS del circuito integrado. Como regla general el sustrato tipo n debe ir conectado a
la tensión más positiva del circuito; mientras que el sustrato tipo p debe ir conectado a la tensión
más negativa. Esta regla es válida tanto en el laboratorio físico del mundo real, como en el
laboratorio realizado en un simulador (LTspice o PSpice). Esto nos debería dar una idea de las
bondades (en términos de exactitud), tanto de LTspice, como de PSpice. Desafortunadamente la
disponibilidad de PSpice en el futuro inmediato es algo con lo que no podemos contar.
En esta ocasión debido a las condiciones especiales en las que se imparte este curso, todo el trabajo
de experimentación debe ser realizado por medio de simulación, principalmente en LTspice. De
manera que la primera tarea es seleccionar un modelo tanto para el transistor NMOS, como para el
PMOS del 4007. En [3], se presentan modelos para ambos transistores. De acuerdo al diseñador del
modelo [3], estos modelos son suficientemente buenos como para simular el funcionamiento del

Copyright © 2022. José Ramos López 2

4007 como inversor. A continuación, discutiremos brevemente la aplicación del modelo del NMOS
en LTspice.

APLICACIÓN DEL MODELO

Debe hacerse notar que el 4007 fue desarrollado precisamente para esta aplicación (inversor
CMOS), de manera que, si el modelo es suficientemente bueno para dicha aplicación, con mayor
razón lo es para simular los circuitos que aplicaremos en ELC-115. Después de descargar el archivo
pdf [3], el estudiante puede copiar separadamente el modelo de cada transistor. Por ejemplo, para el
NMOS, el modelo simplificado se muestra a continuación:

.MODEL RIT4007N7 NMOS (LEVEL=7

+VERSION=3.1 CAPMOD=2 MOBMOD=1
+TOX=4E-8 XJ=2.9E-7 NCH=4E15 NSUB=5.33E15 XT=8.66E-8
+VTH0=1.4 U0= 1300 WINT=2.0E-7 LINT=1E-7
+NGATE=5E20 RSH=300 JS=3.23E-8 JSW=3.23E-8 CJ=6.8E-8 MJ=0.5 PB=0.95
+CJSW=1.26E-10 MJSW=0.5 PBSW=0.95 PCLM=5
+CGSO=3.4E-10 CGDO=3.4E-10 CGBO=5.75E-10)

Nótese que en este caso hemos conservado el nombre original del modelo en honor a los autores
[3]. Esto suele ser un quebradero de cabeza, las primeras veces que se trata de incorporar nuevos
modelos en LTspice. En el primer intento, basta simplemente con copiar y pegar la descripción del
modelo en el esquemático en LTspice.

Figura 3. Copy & Paste del texto que describe el modelo usando SPICE directive, directamente sobre el
esquemático de LTspice.

En el siguiente paso, agregamos los modelos NMOS y PMOS del 4007 a la biblioteca de
componentes MOS intrínsecos de LTSpice aplicando las recomendaciones presentadas en [4]. Esta
acción permitirá usar directamente los dos transistores del 4007 en cualquier esquemático de
LTSPICE sin necesidad de usar las instrucciones .LIB o .INCLUDE en el esquemático.

Copyright © 2022. José Ramos López 3

Figura 4. Modelos RIT4007N7 y RIT4007N7 agregados a biblioteca de componentes MOS intrínsecos en
LTSPICE aplicando las recomendaciones presentadas en [4].

El cambio más significativo aplicado al circuito siendo simulado es el uso directo de los nuevos
dispositivos de la biblioteca de componentes MOS intrínsecos.

Figura 5. Versión casi final del el esquemático en LTspice aplicando modelo del NMOS en el 4007.

Finalmente, los autores en [3], muestran los parámetros que debemos especificar en la simulación,
incluyendo W, L, Ad, As, PD, PS, etc. En este momento nos venimos a dar cuenta de la necesidad

Copyright © 2022. José Ramos López 4

de usar el dispositivo nmos4 de LTpsice, en el cual se tiene acceso a los cuatro pines del MOSFET
(incluyendo el sustrato). Al hacer un click derecho sobre el MOS, LTspice nos permitirá especificar
W, L, etc.

Figura 6. Especificación final de parámetros del 4007.

Figura 7. Características iD contra vDS usando vGS como parámetro para el CD4007.

Copyright © 2022. José Ramos López 5

TRABAJO DE PRELABORATORIO
• Descargar los modelos del CD4007 desde la dirección que aparece en [3].

TAREAS DE LABORATORIO
1. Generar archivos independientes para los modelos del NMOS y del PMOS, y salvarlos en
la biblioteca de componentes intrínsecos de LTSPICE [4].

2. Diseñar simulaciones para trazar las características de iD contra vDS usando vGS como
parámetro, tanto para el NMOS; como para el PMOS del 4007. La figura 5, muestra el
esquemático en LTspice para el transistor NMOS. La figura 9, muestra el esquemático en
LTspice para realizar esta tarea con el transistor PMOS. Calcular Van y VAp [5]. Medir
Vtn, Vtp, KN, y KP.

Figura 9. Esquemático en LTspice para trazar característica de i D contra vSD usando vSG como parámetro, para
transistor PMOS.

3. Puesto que resulta evidente que en LTspice o en cualquier otro simulador, los circuitos
usados para la tarea 1, equivalen a contar con un trazador de curvas, es ilustrativo comparar
la dificultad relativa de medir paso a paso Vtn, Vtp, KN, y KP . Para esta tarea se sugiere
diseñar circuitos en LTspice adecuados para realizar estas mediciones. Las figuras 10 y 11
muestran los circuitos propuestos para transistores NMOS y PMOS.

Copyright © 2022. José Ramos López 6

 Figura 10. Circuito de Prueba para medición de Vtn y KN.

Figura 11. Circuito de Prueba para medición de |Vtp| y KP.

TABLA I. Condiciones de prueba sugeridas para medir Vtn, Vtp, KN, y KP

RD1 RD2
NMOS 1k 10 k
PMOS 1k 10 k

Comparar los resultados obtenidos en la simulación con las características eléctricas típicas
del 4007 mostradas en la tabla II.

TABLA II. Características eléctricas típicas del 4007

Característica NMOS PMOS
KN (KP) 1.1 mA/V2 0.7 mA/V2
|Vt| 1.4 V 1.4 V
VAN (VAP) 20 V 20 V

Copyright © 2022. José Ramos López 7

REPORTE
1. Explicar brevemente la diferencia entre la filosofía práctica de medición de las tareas 2 y 3.
2. Explicar brevemente la diferencia práctica para determinar Kn, KP, Vtn y Vtp en las tareas
2 y 3 Mostrar sus resultados.
3. Calcular VAN Y VAP, cuando VGS = VSG = 5V en base a los resultados de la tarea 2.
4. Repetir los cálculos del numeral 3, en base a los resultados del numeral 2.
5. Medir la corriente ID resultante de hacer |VGS| = |Vt| en ambos transistores. Comentar
brevemente.

REFERENCIAS
1. Jameco. https://www.jameco.com/z/CD4007UBE-Major-Brands-IC-CD4007UBE-Dual-
Complementary-Pair-Plus-Inverter-DIP-14_12597.html . Consultado 16 octubre 2022.
2. ON SEMI. MC14007UB Dual Complementary Part Plus Inverter.
https://www.onsemi.com/pdf/datasheet/mc14007ub-d.pdf. Consultado 16 septiembre 2021.
3. CD4007Model.
https://edisciplinas.usp.br/pluginfile.php/4357747/mod_resource/content/20/CD4007_SPICE_MOD
EL.pdf. Consultado 16 octubre 2022
4. Ramos. Video “Tópicos Esenciales en LTSpice Parte II”.
https://www.youtube.com/watch?v=AnB6tiDoyaE . Consultado 16 octubre 2022.
5. Sedra, et al. Circuitos Microelectrónicos, 5ª edición. McGraw-Hill Interamericana 2006.

Copyright © 2022. José Ramos López 8