UNIVERSIDAD TECNOLÓGICA DE CAMPECHE

ASIGNATURA:
DISPOSITIVOS DIGITALES PROGRAMABLES

ACTIVIDAD 3.2:
EJERCICIOS DE PROGRAMACIÓN VHDL

QUE PRESENTA:
JESÚS CABRERA LÓPEZ

GRADO Y GRUPO:
10° “B”

PROFESOR:
ISIDRO JAVIER DOMINGUEZ

GENERACIÓN:
2022-2024

San Antonio Cárdenas, Carmen, Campeche. 24 de octubre del 2022.

 UNIVERSIDAD TECNOLÓGICA DE CAMPECHE

Introducción
En el presente trabajo se realizarán una serie de ejercicios mediante el uso del
software de programación ISE de Xilinx utilizando el lenguaje de programación VHDL.
En estas practicas se pretende desarrollar la programación dependiendo el problema a
resolver o representación.
 UNIVERSIDAD TECNOLÓGICA DE CAMPECHE

EJERCICIOS
2.1 realice la programación del siguiente circuito utilizando las señales
(signal) Y0, Y1 y Y2.

Ilustración 1. Diagrama señales(signal)

Antes de comenzar con la programación debemos tener en cuenta los datos siguientes:
 Tabla de verdad
 Ecuación booleana
La tabla de verdad quedaría de la siguiente manera:
Tabla de verdad compuerta and de dos entradas
X Y Q
0 0 0
0 1 1
1 0 1
1 1 1

La ecuación booleana quedaría de la siguiente manera:

Xn= X negada
Yn= Y negada

Y0 = XY
Y1= XnY
Y2= XYn

Ahora abrimos nuestro programa ISE de Xilinx y creamos un nuevo proyecto, el cual
llamaremos (signals).
 UNIVERSIDAD TECNOLÓGICA DE CAMPECHE

Para el desarrollo de este problema se trabajará mediante el leguaje de programación

VHDL. seleccionamos nuestras entradas como (x , y) y las salidas como (F1,F2).

en la parte de architecture_Behavioral of signals is nombraremos todas nuestras

señales, las cuales son : Y0, Y1, Y2.

Finalmente pasamos al begin en donde se declaran las señales que pasan por
compuertas y es en donde declaramos cuales son nuestras salidas que serían F1 y F2.

Programación

Ilustración 2. programación señales(signal)

En la simulación 1, cuando x y y son 0 en las salidas de f1 y f2 estas son: 0. Las

señales se encuentran en 0.

Ilustración 3. simulación 1 (signals)

 UNIVERSIDAD TECNOLÓGICA DE CAMPECHE

En la simulación 2, cuando x es 0 y y es 1 las salidas de f1 y f2 estas son: 1. La señal

de y0 y y2 son 0 mientras que y1 es 1.

Ilustración 4. simulación 2 (signals)

En la simulación 3, cuando x es 1 y y es 0 las salidas, f1 es 0 y f2 es 1. La señal de y0

y y1 son 0 mientras que y2 es 1.

Ilustración 5.simulación 3 (signals)

En la simulación 4, cuando x es 1 y y es 1 las salidas, f1 es 1 y f2 es 0. La señal de y1

y y2 son 0 mientras que y0 es 1.

Ilustración 6.simulación 4 (signals)

2.5. En la figura que se muestra el circuito que controla la secuencia de

encendido de un anuncio luminoso “ROBOTS”. Utilizando una declaración
vectorial del tipo when-else, determine el código de programación.

Ilustración 7. circuito anuncio

 UNIVERSIDAD TECNOLÓGICA DE CAMPECHE

Para este programa se utilizarán vectores, en la entrada A se tiene un vector de 2 a 0 y

en la salida S se declara un vector de 5 a 0.

Es decir, que la salida de S será igual a la codificación (100001) cuando la entrada A

de 3 bits sea igual a la codificación (000), sino se ejecuta la siguiente declaración y asi
sucesivamente.
Código

Ilustración 8. circuito anuncio código

Comprobación de la tabla de verdad

Ilustración 9. comprobación 1 (circuito anuncio)

Ilustración 10.comprobación 2 (circuito anuncio)

 UNIVERSIDAD TECNOLÓGICA DE CAMPECHE

Ilustración 11. comprobación 3 (circuito anuncio)

Ilustración 12. comprobación 4 (circuito anuncio)

Ilustración 13. comprobación 5 (circuito anuncio)

2.12. ¿Qué es una lista sensitiva dentro de un proceso?

La lista de sensitiva es una serie de señales que, al cambiar de valor, hacen que se ejecute
el PROCESS.
¿Cuál es su función?
Cuando un proceso no se ejecuta continuamente, el proceso empieza a ejecutarse
cuando una de las señales en su lista de sensibilidad cambia de valor o, en el lenguaje
VHDL tiene un evento.
El PROCESS anterior sólo se ejecutará cuando señal1 o señal2 cambien de valor.