UNIDAD 7 – CONTROL DEL BUS DE DATOS

OBJETIVO DE LA UNIDAD
Al completar esta unidad, usted será capaz de demostrar operaciones de transferencia de
datos de lectura y de escritura por computadora, empleando el bloque de circuitos
CONTROL DE BUS DE DATOS (DATA BUS CONTROL).

FUNDAMENTOS DE LA UNIDAD

Por la vía de un bus de datos bidireccional, una computadora puede transferir datos entre
la CPU (unidad central de procesamiento) y la memoria o dispositivos de entrada/salida
(I/O).
Cuando la CPU está recibiendo datos de una memoria o de un dispositivo entrada/salida
(I/O), está operando en el modo Read (lectura). Cuando la CPU está enviando datos a una
memoria o a un dispositivo I/O, está operando en el modo Write (escritura).
Una señal de control R/W (lectura/escritura) está en la salida de la CPU para controlar la
dirección de transferencia de datos sobre el bus de datos.

Cuando la señal R/W (designada como RD/WR en el tablero de circuitos) es alta, la CPU
lee el dato desde una memoria o un dispositivo I/O.
Cuando la señal R/W es baja, la CPU escribe datos hacia una memoria o dispositivo I/O.
Las operaciones de lectura y escritura están relacionadas al direccionamiento del flujo de
datos desde y hacia la CPU, respectivamente.

La CPU transmite información en el bus de dirección. Un decodificador interpreta la

dirección y envía una señal de control chip select “CS” (selección/deselección del
módulo) al dispositivo con el cual la CPU desea comunicarse.
Una señal de control chip select (CS) alta habilita el dispositivo para una operación de
escritura o lectura desde la CPU. Las señales CS y R/W controlan el flujo de datos sobre el
bus de datos bidireccional, entre la CPU y la memoria o dispositivos I/O.

Las compuertas AND, los buffers tri- estado y un inversor (compuerta NOT) son usados en
la circuitería lógica digital que controla las operaciones de lectura y escritura.
En las unidades previas, usted demostró la operación de:
• un inversor
• una compuerta AND
• un buffer tri-estado
La salida de un inversor es el complemento de la entrada.
La salida de una compuerta AND es alta cuando ambas entradas son altas.
Cuando la entrada activada de un buffer tri-estado es alta, la salida es igual a la entrada.
Cuando la entrada activada es baja, la salida de un buffer tri-estado está en estado de alta
impedancia (alta-Z); la salida está efectivamente desconectada del circuito de salida y la
entrada no tiene efecto en la salida.
La operación de este circuito en el control de la transferencia de datos se discutirá y
demostrará en los siguientes dos ejercicios.
NUEVOS TÉRMINOS Y PALABRAS
Bus de datos bidireccional - conductores que permiten el flujo de datos en cualquier
dirección, pero en una sola dirección a la vez.
Bus de direcciones - conductores que permiten el flujo de los datos de dirección desde la
CPU hacia otros dispositivos dentro de una computadora.
Chip select "CS" - una señal empleada para activar o desactivar una compuerta, circuito, o
dispositivo en una computadora.
CPU (unidad central de procesamiento) - la unidad central de procesamiento de una
computadora donde se desarrollan los cálculos.
Read (lectura) - el CPU tomando información desde el bus de datos.
Write (escritura) - el CPU entregando información sobre el bus de datos.

EQUIPO REQUERIDO
Unidad base de FACET
Tablero FUNDAMENTOS DE LOGICA DIGITAL
Multímetro
Osciloscopio de doble trazo
Ejercicio 1 – Control estático del Bus de datos

OBJETIVO DEL EJERCICIO

Cuando haya completado este ejercicio, usted será capaz de demostrar la función de las
SEÑALES CS y R/W en el control de la transferencia de datos, usando el bloque de
circuitos CONTROL DE BUS DE DATOS (DATA BUS CONTROL). Verificará sus
resultados, observando los estados lógicos de control y líneas de datos.

DISCUSIÓN DEL EJERCICIO

En el bloque de circuitos Control de Bus de Datos (DATA BUS CONTROL) el bus de

datos entre la CPU y un dispositivo I/O esta etiquetado como CPU BUS.
El Inversor, las compuertas AND WRITE y READ y los buffers Tri/estado WRITE y
READ son parte del dispositivo I/O.
Las etiquetas DATA OUT y DATA IN indican el puerto del dispositivo I/O.

Las señales de control CS y R/W son iniciadas por la CPU.

Las señales de ESCRITURA (WRITE) y LECTURA (READ) son salidas a buffers tri-
estado que permiten la transferencia bidireccional de datos entre un dispositivo de
entrada/salida (I/O) y la CPU.
Cuando la señal CS es baja, las compuertas READ y WRITE están deshabilitadas. En
consecuencia, el estado lógico de la señal de control R/W carece de efecto en la salida de
las compuertas WRITE y READ, las salidas de las compuertas WRITE y READ son
siempre bajas.
Una señal CS alta permite que el estado lógico de R/W afecte a la salida de las compuertas
READ y WRITE.
El inversor entre R/W y la compuerta WRITE asegura que el complemento de la señal R/W
sea entrada de la compuerta WRITE. Por consiguiente, las salidas de las compuertas
WRITE y READ son siempre complementarias cuando la señal CS es alta.

La salida de la compuerta WRITE es alta cuando la señal CS es alta y R/W es baja. La

salida de la compuerta READ es alta cuando la señal CS es alta y R/W también lo es.

Esta es la tabla de verdad para el circuito READ y WRITE.

El circuito de arriba muestra como las señales WRITE y READ de las compuertas AND
controlan los buffers de tri/estado WRITE y READ, para permitir la transferencia de datos
bidireccional entre un dispositivo I/O y una CPU.
La línea DB3 representa una de las líneas del bus de datos (bit 3).
Cuando la señal activada WRITE es alta, el tri/estado WRITE es activado. Los datos
(información) pueden ser entonces transferidos desde la CPU al dispositivo I/O mediante el
bus de datos.

Cuando la señal activada READ es alta, el tri/estado READ es activado. Los datos
(información) pueden ser entonces transferidos desde el dispositivo I/O hacia la CPU
mediante el bus de datos.

Los buffers tri-estado de lectura y escritura de tri-estado no interactúan porque sólo un

buffer es activado a la vez.
El estado alto de impedancia (Alta-Z) del buffer tri-estado desactivado, desconecta al buffer
del circuito.
Cuando la señal de control CS es baja, las señales WRITE y READ son bajo y los buffer
de tri-estado están en estados de alta impedancia, el bus de datos y el puerto I/O están
efectivamente desconectados de los buffers de tri-estado.

Cuando la CPU está escribiendo datos en el dispositivo I/O, el interruptor S1 ajusta el

estado lógico del bit de datos de la CPU: en posición H (AL) para alto y en posición L (BA)
para bajo.
Las etiquetas DATA OUT (salida de datos) y DATA IN (entrada de datos) respectivamente,
representan las conexiones las hacia y desde el puerto de datos del dispositivo I/O.

PROCEDIMIENTO DEL EJERCICIO

3. El LED de la señal CS indica que esta señal es

a. alta.
b. baja.
4. La señal LED R/W indica que esta señal es
a. alta.
b. baja.
5. Con la señal de control CS ajustada en LOW, ¿pueden ser seleccionadas las compuertas
WRITE o READ?
a. sí
b. no
6. Con el interruptor de conmutación B, cambie el estado lógico de la señal R/W a Alto (HIGH)
y luego regréselo a Bajo (LOW), mientras observa los LEDs de salida de las compuertas WRITE
y READ. Cambiando el estado lógico de R/W, ¿se afecta el estado lógico de las salidas de las
compuertas WRITE o READ?
a. sí
b. no

7. Los estados de salida de las compuertas WRITE o READ no cambian porque

a. las compuertas WRITE y READ son compuertas AND, las cuales requieren dos entradas altas
lógicas para una salida alta lógica.
b. el inversor (compuerta NOT) está entre la señal R/W y la compuerta WRITE.

8. Ajuste la señal CS en alto colocando el interruptor A en alto (HIGH). El interruptor B debería

estar ajustado en bajo (LOW) (R/W señal baja). ¿Cuál es la compuerta seleccionada, la WRITE
o la READ (cuando la salida es alta el LED se enciende)?
a. WRITE
b. READ

9. Ajuste la señal R/Wen alto colocando el interruptor B en Alto (HIGH).¿Cuál es la compuerta

seleccionada, la WRITE o la READ?
a. WRITE
b. READ

10. El propósito del inversor entre la señal R/Wy la compuerta WRITE, es asegurar que la salida
de esta compuerta
a. y la de la compuerta READ son siempre complementarias.
b. es baja cuando la señal CS es alta.

11. Para que la salida de la compuerta WRITE (señal CS WR) sea alta, ¿cuál debe ser el estado
lógico de las señales CS y R/W?
a. CS alto y R/W bajo
b. CS bajo y R/W bajo

12. Para que la salida de la compuerta READ (señal CS RD) sea alta, ¿cuál debe ser el estado
lógico de las señales CS y R/W?
a. CS alta y R/W baja
b. CS alta y R/W alta
¿El LED de salida del Buffer Tri-estado WRITE indica que la CPU está escribiendo el bit de
datos en el dispositivo I/O?
a. sí
b. no

15. Cambie el estado lógico del bit de datos del dispositivo I/O a alto, luego bajo, alto y bajo,
colocando S2 en H, luego L, H y L.
¿El LED de salida del Buffer Tri-estado READ indica que la CPU está leyendo el bit de datos
del dispositivo I/O?
a. sí
b. no

16. ¿Por qué la CPU no puede leer o escribir datos desde o hacia el dispositivo I/O?
a. La señal de control CS es baja.
b. La señal de control R/W es baja.
c. Los bits de datos hacia y desde la CPU se cancelan uno a otro.
18. ¿El LED del Buffer Tri-estado WRITE indica que la CPU está escribiendo el bit de datos al
dispositivo I/O?
a. sí
b. no

19. Cambie el estado lógico del bit de datos del dispositivo I/O hacia alto, luego a bajo, alto y
bajo, colocando S2 en H, luego L, H y L.
¿El LED del Buffer Tri-estado READ indica que la CPU está leyendo un bit de datos desde el
dispositivo I/O?
a. sí
b. no

21. ¿El LED del Buffer Tri-estado indica que la CPU se encuentra escribiendo el bit de datos en
el dispositivo I/O?
a. sí
b. no
22. Cambie el estado lógico del bit de datos del dispositivo I/O hacia alto, luego bajo, alto y bajo,
llevando S2 a H, luego a L, H y L. ¿El LED del Buffer Tri-estado READ indica que la CPU está
leyendo un bit de datos del dispositivo I/O cuando CS está en alto y R/W también en alto?
a. sí
b. no

CONCLUSIONES

PREGUNTAS DE REPASO
1. Cuando la transferencia de datos se produce desde la CPU a un dispositivo I/O, la CPU está
a. leyendo y escribiendo datos simultáneamente.
b. transfiriendo datos bidireccionalmente.
c. leyendo datos.
d. escribiendo datos.

2. Cuando la transferencia de datos se produce desde un dispositivo I/O a la CPU, la CPU está
a. leyendo y escribiendo datos simultáneamente.
b. transfiriendo datos bidireccionalmente.
c. leyendo datos.
d. escribiendo datos.
4. ¿Cuál es el propósito de la señal chip select (CS)?
a. activar una CPU para una operación de lectura o escritura
b. detener la CPU de la lectura o escritura hacia el bus de datos
c. activar todos los dispositivos de memoria en una computadora
d. activar un dispositivo de entrada/salida o memoria para una operación de lectura o escritura

5. ¿Qué sucede si la señal R/W es alta?

a. Los datos se transfieren de A a B.
b. Los datos se transfieren de B a A.
c. Ambos Tri-estado son activados.
d. Ambos Tri-estado son desactivados.
Ejercicio 2 – Control dinámico del Bus de datos

OBJETIVO DEL EJERCICIO

Cuando haya completado este ejercicio, usted podrá demostrar el CONTROL DE
TRANSFERENCIA DE DATOS BIDIRECCIONAL DINAMICA, por medio del bloque de
circuitos CONTROL DE BUS DE DATOS (DATA BUS CONTROL). Verificará los resultados,
observando la transferencia de datos con un osciloscopio.

DISCUSIÓN DEL EJERCICIO

En una computadora, la transferencia de datos ocurre de forma dinámica.

Las señales chip select CS y de lectira/escritura (R/W) controlan la transferencia de datos. CS y
R/W son señales de control de computadora.
Un alto en la señal de control CS para dispositivos específicos es iniciado por la CPU, a través de
un decodificador de direcciones. La dirección de un dispositivo sale de la CPU sobre el busd de
direcciones.
El decodificador lee la dirección y saca la señal CS en alto hacia el dispositivo.
La señal CS normalmente es asíncrona: aparece cuando la CPU necesita leer datos desde el
dispositivo o para escribir datos hacia el dispositivo.
El estado lógico de la señal R/W determina si tiene lugar en la CPU una operación de lectura o
escritura.
Cuando R/W es alto, la CPU lee desde un dispositivo a través del bus de datos.
Cuando R/W es bajo, la CPU escribe hacia un dispositivo a través del bus de datos.
La señal de control R/W es una señal sincronizada, generada desde las señales de reloj de una
computadora.
Los datos pueden ser transferidos entre la CPU y un chip de memoria o un dispositivo de
entrada/salida, tal como un terminal de computadora.
Este es el diagrama de tiempos para la escritura de datos desde la CPU.
Un diagrama de tiempos muestra las relaciones de tiempo entre las señales digitales para
controlar una operación, las líneas dobles se muestran para el bus de direcciones y el bus de
datos para indicar lógicos altos y bajos.
Cuando la CPU desea escribir datos en el bus de datos hacia un dispositivo, la CPU causa que la
señal R/W vaya a bajo.
Al mismo tiempo, la dirección del dispositivo es una salida, generando que la señal CS del
dispositivo vaya a alto.
La señal CS alto activa el dispositivo para recibir datos. Los otros dispositivos conectados al bus
de datos están en estado Alta-Z.
La CPU coloca los datos en el bus de datos.
Cuando los datos se vuelven estables, el dispositivo toma los datos del bus de datos.
La transferencia de datos ocurre usualmente cuando la señal CS es alta o esta sobre el flanco de
bajada.
Cuando la CPU desea leer datos en el bus de datos desde un dispositivo, la CPU provoca que la
señal R/W vaya a alto.
Al mismo tiempo, la dirección del dispositivo es salida, generando que la señal CS del
dispositivo vaya a alto.
La señal CS alto activa al dispositivo para enviar datos. Los demás dispositivos conectados al
bus de datos están en un estado Alta-Z.
El dispositivo seleccionado, luego, coloca los datos en el bus de datos.
Cuando el dato se muestra estable, la COU toma los datos del bus de datos. Esto generalmente
ocurre sobre el flanco de caída de la señal CS.
En el siguiente procedimiento, la señal de reloj será usada como la señal R/W sincrónica.
La señal asíncrona CS se ajustara en alto o en bajo conmutando el interruptor A.
El estado lógico de los datos de la CPU es ajustado por S1 y el estado lógico de los datos desde
el dispositivo I/O es ajustado por S2.
PROCEDIMIENTO DEL EJERCICIO

4. Conecte la sonda 2 del osciloscopio a la salida del inversor. ¿La R/W y el inverso de R/W
están en fase?
a. sí
b. no

5. Conecte la sonda del canal 2 del osciloscopio a la salida de la compuerta WRITE AND. La
salida de esta compuerta
a. está en fase con la señal R/W.
b. está fuera de fase con la señal R/W.
c. es bajo (desactivada).
6. Conecte la sonda del canal 2 del osciloscopio a la salida de la compuerta READ AND. La
salida de esta compuerta
a. está en fase con la señal R/W.
b. está fuera de fase con la señal R/W.
c. es bajo (desactivada).

7. Con los estados actuales de las compuertas WRITE y READ, los buffers Tri-estado WRITE y
READ, ¿pueden transferir datos?
a. sí
b. no

9. ¿Qué características presenta la salida de la compuerta WRITE?

a. está en fase con la señal R/W
b. está fuera de fase con la señal R/W
c. es bajo (desactivada)

10. Conecte la sonda del canal 2 del osciloscopio a la salida de la compuerta READ AND. La
salida de esta compuerta
a. está en fase con la señal R/W.
b. está desfasada con la señal R/W.
c. es bajo (desactivada).

11. Con los estados presentados de las compuertas WRITE y READ, ¿pueden los buffers Tri-
estado WRITE y READ transferir datos?
a. sí
b. no
13. Conmute el S1 en el CPU BUS varias veces entre las posiciones AL (H) y BA (L). Basado en
el estado de los LEDs, ¿cuál Buffer Tri-estado controla la transferencia de datos generada por
S1?
a. el WRITE
b. el READ

14. Conmute el S2 en la entrada de datos (DATA IN) varias veces entre las posiciones AL (H) y
BA (L). Basado en el estado de los LEDs, ¿cuál Buffer Tri-estado controla la transferencia de
datos generada por S2?
a. el WRITE
b. el READ

15. Basado en los resultados de los dos anteriores pasos del procedimiento, la transferencia de
datos generada por S1 y S2, ¿es afectada una con la otra?
a. sí
b. no
CONCLUSIONES
PREGUNTAS DE REPASO
1. En las computadoras, la señal chip select es
a. generalmente una señal asíncrona.
b. salida por un decodificador basada en una dirección que es salida por la CPU.
c. usada para activar un dispositivo para comunicar datos con la CPU.
d. todo lo anterior

2. En las computadoras, la señal R/W,

a. es una señal sincrónica que determina si una operación de lectura o escritura se lleva a cabo.
b. selecciona un dispositivo para operación de lectura o escritura.
c. es una señal asíncrona que es salida por la CPU para una operación de lectura.
d. todas las anteriores

3. Este diagrama de tiempos muestra las relaciones entre las señales y los datos
a. durante una operación de escritura.
b. durante una operación de lectura.
c. cuando la CPU está calculando.
d. todas las anteriores

5. En este circuito, el Buffer Tri-estado D está activado cuando CS es

a. bajo y R/W es alto.
b. bajo y R/W es bajo.
c. alto y R/W es alto.
d. alto y R/W es bajo.