CIRCUITOS DE

INTERFAZ
IVAN CAMILO LOPEZ BASTIBAS
JORGE EDUARDO JIMENEZ BERNAL
ADRIAN FERNANDO MORENO CANO
WILMER ANDRES CORREA SALAMANCA

CIRCUITO DE INTERFAZ
Una interfaz de E/S consta de los circuitos necesarios para conectar un dispositivo
de E/S al bus del computador.
En un lado de la interfaz se tienen las seales del bus para direcciones, datos y
control. En el otro lado se tiene el camino de datos con su control asociado para
transferir los datos entre la interfaz y los dispositivos de E/S.
PUERTOS: se clasifican como puerto paralelo y puesto serie.

Puerto Paralelo
transfiere datos de un determinado numero de bits (8 0 18)
simultneamente hacia o desde el dispositivo. Configuracin plana. Se utiliza
en casi todas las aplicaciones donde el dispositivo esta fsicamente cerca al
computador.
Puerto Serie
Transmite y recibe un bit de dato en un tiempo determinado. Este formato es
mas conveniente y barato cuando se necesita comunicar el dispositivo al
computador a distancias largas.

La comunicacin con el bus es la misma para ambos formatos.

La conversin de un formato a otro se realiza dentro del circuito de
interfaz.

FUNCIONES DE LA INTERFAZ DE E/S

Memoria buffer para al menos una palabra de datos.
Contiene los indicadores de estado del buffer al que puede ser acceder el
procesador.

Circuito de decodificacin de direcciones.

Genera las seales de temporizacin apropiadas para el control del bus.

Realiza cualquier conversin de formato.

PUERTOS PARALELOS
INTERFAZ DE ENTRADA
Un ejemplo comn es la conexin de un teclado al procesador.

Teniendo en cuenta que un teclado tpico consiste en un mecanismo de

interruptores que normalmente estn abiertos.
Una dificultad con los interruptores de botn es que se causa un rebote al presionar
el botn y esta pulsacin se puede interpretar de forma errnea.
Este efecto se debe eliminar. Se puede realizar de 2 formas: por software o por
hardware.

CONEXIN DEL TECLADO AL

COMPUTADOR

 El circuito de eliminacin de rebote se incluye en el codificador.

Valido indica que una tecla a sido presionada.
Cdigo ASCII se almacena en DATAIN y SIN cambia a 1.
SIN es 0 cuando el procesador lee el contenido del registro DATAIN.
Transferencias son controladas por seales Dueo-listo y Esclavo-listo.

CIRCUITO DE INTERFAZ
DE ENTRADA
El registro DATAIN se conecta a las lneas
del bus mediante un controlador triestado.
SIN se genera por el circuito de
indicadores de estado
Bit de direccin A0 determina si el registro
de datos va a ser ledo cuando la seal
Dueo-listo se active.
La seal SIN se enva al procesador por el
bus en la posicin D0.

CIRCUITO PARA EL
BLOQUE DE
INDICADOR DE
ESTADO
El flip-flop tipo D se activa por flaco
de subida de la seal valido.
SIN cambia a 1.
Cuando Leer-dato se fija a 1 SIN se
fija en 0 .

INTERFAZ DE SALIDA
CONEXIN ENTRE PROCESADOR
E IMPRESORA.

Un ejemplo es la conexin de una

impresora al procesador, la impresora
funciona mediante seales de
conformidad valido e inactivo.
Inactivo en 1 cuando esta lista para
aceptar un carcter.
Si se activa la lnea valido, la
impresora comienza la impresin
del nuevo carcter y desactiva la
seal inactivo 0.
SOUT=1 la impresora esta lista para
aceptar otro carcter.
SUOT=0 cuando se carga otro
carcter en DATAOUT.

Circuito de interfaz
de salida.

CIRCUITO DE
INTERFAZ DE
ENTRADA/SALIDA.
La interfaz se selecciona con los 30 bits de
mayor orden de la direccin.
Con A1 y A0 se puede acceder a una de las
3 posiciones direccionables en la interfaz.
Tiene lneas de datos independientes para
las entradas y las salidas.
El registro de estado contiene los
indicadores SIN y SOUT en los bits 0 y 1.
Se puede realizar un puerto paralelo mas
flexible si las lneas de datos de los
dispositivos de E/S fueran bidireccionales.

INTERFAZ GENERAL
DE 8 BITS PARALELO
P7 a P0 se pueden utilizar como entradas o salidas.
DATAOUT esta conectado a un controlador tri-estado.
DDR=1 acta como salida, caso contrario es una
entrada.
C1 y C2 pines para controlar la interaccin entre la
interfaz y los dispositivos de E/S
Listo y Aceptar son lneas de control de dialogo de
conformidad por parte del procesador
Mi-direccin se conecta a un decodificador de
direcciones que reconozca la direccin asignada a la
interfaz.
RS0, RS1 y RS2 son lneas de seleccin de registro
INTR salida de peticin de interrupcin. Se conecta a
la lnea de peticin de interrupcin del bus del
computador.

Interfaz de salida
con bloque de lgica
de temporizacin.
Cuando
la
interfaz
es
direccionada la maquina cambia
de estado
Se activa la seal Cargar-dato o
bien Leer-estado dependiendo
del bit A0 y del estado de R/W
Procesador enva dato al mismo
tiempo que la direccin en el
ciclo de reloj 1
En el ciclo de reloj 2 cambiando
estado de la maquina de estados.
En la practica INTR debe tener
una resistencia de puesta en alta
(pull-up)

Temporizacin de la interfaz de salida.

PUERTO SERIAL
Un puerto serie se utiliza para
conectar el procesador a
dispositivos E/S que requieren
la transmisin de datos bit a
bit.

TRANSMISIN
ASNCRONA
Transmisor y receptor est en
1 cuando est inactivo.
Carcter se transmite con un 0.
Los bits de parada tienen un 1.
Los bits de parada tras el
carcter transmitido, aseguran
que se reconocer el bit de inicio
del
siguiente
carcter.

TRANSMISIN
SNCRONA
Obtencin de informacin de
temporizacin correcta.
La velocidad de transmisin
es suficientemente baja.
El receptor genera un reloj
que se sincroniza con del
transmisor.

ESTANDARES DE
INTERFACES DE
E/S
Existen diversas alternativas
para el diseo del bus de un
computador.

BUS PCI
Los dispositivos conectados al
bus PCI se muestran al
procesador como si estuviesen
directamente conectados al bus
del procesador.
El PCI fue desarrollado como bus
de bajo costo, independiente del
procesador.
Rpida demanda de bus con
ancho de banda para sustentar
velocidades rpidas de discos y
dispositivos grficos y de video.

ESTRUCTURA
DEL BUS

TRANSFERENCIA
DE DATOS

UNIVERSAL
SERIAL BUS (USB)
Sistema estndar de
interconexin
ms
utilizado.
Simplicidad y bajo costo.
Compatible con :
(1,5 Megabits / s)
(12 Megabits / s).
(480 Megabits / s).
(5 gigabits / s).

 Proporcionar un sistema de
interconexin simple, de
bajo costo y fcil de usar.
Ajustarse a un amplio rango
de dispositivos E/S, para
diversas caractersticas de
transferencia de datos.
Mejorar la comodidad del
usuario.

CARACTERISTICAS
DEL DISPOSITIVO
Los dispositivos que pueden
conectarse al computador
cubren un amplio rango de
funcionamiento. La velocidad,
el volumen y restricciones de
tiempo asociadas con la
transferencia hacia o desde
estos
dispositivos
varan
significativamente.

Limitacin de Puertos

Conexin de uso general ( disp. Baja, media velocidad)

Bus interno de expansin

Tarjeta de interfz
Configuracin Software/Hardware

ARQUITECTURA
DEL USB
La estructura de rbol
permite que se conecten
muchos
dispositivos
utilizando sencillos enlaces
punto a punto.

ARQUITECTURA USB
Como se ha mencionado, se presenta la necesidad de un sistema de interconexin
De bajo costo, flexibilidad y gran ancho de banda ( 8,16 o mas bits en paralelo).

Se aumenta el costo, adems que la desviacin de datos crece con la distancia y se

limita la velocidad.
Seleccin de USB ( bus serie) , reloj y datos se
codifican y envan por una misma seal.
No se presentan limitaciones en l a frecuencia
De reloj, ni desviaciones de datos y por ende
Se brinda un ancho de banda alto.

FUNCIONAMIENTO CON TRAFICO DIVIDIDO EN EL BUS

Un dispositivo puede enviar un mensaje
solamente en respuesta a un mensaje de
sondeo desde el computador central, por lo
cual no se presentaran interferencias o
traslapes de mensajes lo que lo hace un
dispositivo e bajo coste.

La operacin de envio desde el concentrador A

Al dispositivo D requerir de un tiempo elevado
Pero en este caso no habra conflicto de canal
Por lo cual los otros nodos pueden continuar
Con su flujo de datos normal.
El bus se divide en trafico de alta y baja
Velocidad.

DIRECCIONAMIENTO
- Cada dispositivo del USB ( concentrador o E/S) tiene asignada una direccin
arbitraria de de 7 bits.
- Direccin local al rbol, INDEPENDIENTE de las direcciones del bus del procesador.

- Si el dispositivo es conectado por primera vez se le asigna la direccin 0, e,

computador central envia una serie de comandos de configuracin y se mantiene
actualizando para sondear estas situaciones dentro de la topologa de red.
- Las posiciones de un dispositivo donde se realizan las trasferencias de datos (
estado, control, registro de datos), se llaman PUNTOS FINALES y son de 4 bits.
- Estos 4 bits se dividen en 2 de entrada y 2 de salida.
- El software que se encarga de transferir los datos desde o hacia un dispositivo E/S
se denomina controlador de dispositivo y el encargado de conectar cualquiera de
estos dispositivos E/S con su controlador se denomina CAUCE, el cual es un canal
bidireccional y se establece cuando se conecta un dispositivo y se le asigna una nica
direccin por el software USB.

PROTOCOLOS USB

La informacin transferida por USB se organiza en paquetes

INFORMACION

CONTROL

- Direccionamiento de dispositivos
para inicio de transferencia de datos
- Indicador de error o de entrega
correcta

DATOS

- Levan la informacin al dispositivo

FORMATO DE LOS PAQUETES USB

Un paquete consiste en uno o mas
campos que contienen diversas
clases de informacin.
El primer campo de cualquier paquete
Se denomina identificador de paquete.

a) Verificacin de recibido de PID

b) Paquete testigo
c) Formato de paquete de datos que
lleva datos de entrada y salida

Ejemplo de Operacin de Salida.

SCSI
Interfaz para pequeos computadores (Small Computer System
Interface). Es un estndar definido por el instituto nacional de
estndares americano (ANSI). Bajo la denominacin de X3.131. en las
especificaciones del estndar, dispositivos como los discos se
conectan al computador mediante un cable de 50 hilos.

 Este cable puede llegar a tener una longitud de 50 metros y realizar

una transferencia de datos a una velocidad de 5 Mbytes/s.
El estndar de este bus ha sufrido muchas revisiones, por lo tanto su
velocidad en cuanto a transferencia de datos ha crecido rpidamente.

 Un bus SCSI puede tener 8 lneas de datos, teniendo as un bus estrecho

el cual transfiere un bit cada instante. Alternativamente se tiene un bus
de 16 lneas de datos el cual transfiere 16 bits simultneamente.
El bus puede utilizar un final sencillo de transmisin de datos, donde
cada seal utiliza un cable, con una lnea comn de tierra para todas las
seales

En otros casos se utiliza diferenciacin de seales, en las cuales se tiene un

cable de retorno para cada una de las seales. Debido a esto se pueden
obtener dos niveles de tensin.
Las primeras versiones utilizaban una tensin alta diferencial (HVD) de 5 V
en nivel TTL, recientemente se introdujo una tensin de 3.3 V la cual se
conoce como tensin baja diferencial (LVD, low Voltage Differential).

La mxima velocidad de transferencia en dispositivos comerciales

actualmente disponibles varia desde 5 MBps hasta 160 Mbytes/s. las
versiones mas recientes de este estndar pueden admitir velocidades de
hasta 320 MBps. La mxima velocidad de transferencia de un bus dado es
generalmente funcin de la longitud del cable y del numero de
dispositivos conectados.

Para alcanzar la mxima velocidad de transferencia la longitud del bus

se limita generalmente a 12 metros para seales de baja tensin
diferencial y 1.6 metros para seales con terminacin nica.
Los dispositivos conectados al bus SCSI no son parte del espacio de
direcciones del procesador de la misma manera que los dispositivos
conectados al bus del procesador.

Tipos de SCSI
SCSI 1. Bus de 8 bits. Velocidad de transmisin de datos a 5 MB/s. Su
conector genrico es de 50 pins (conector Centronics) y baja
densidad. La longitud mxima del cable es de seis metros. Permite
hasta 8 dispositivos (incluida la controladora), identificados por las
direcciones 0 a 7.

Tipos de SCSI
SCSI 2
Fast. Con un bus de 8, dobla la velocidad de transmisin (de 5 MB/s a 10 MB/s).
Su conector genrico es de 50 pines. La longitud mxima del cable es de tres
metros. Permite hasta 8 dispositivos (incluida la controladora), identificados por
las direcciones 0 a 7.
Wide. Dobla el bus (pasa de 8 a 16 bits). Su conector genrico es de 68 pines. La
longitud mxima del cable es de tres metros. Permite hasta 16 dispositivos
(incluida la controladora), identificados por las direcciones 0 a 15.

Tipos de SCSI
SCSI 3.
3.1 SPI (Parallel Interface o Ultra SCSI).
Ultra. Dispositivos de 16 bits con velocidad de ejecucin de 20 MBps. Su conector
genrico es de 34 pines de alta densidad. La longitud mxima del cable es de 1,5
m. Admite un mximo de 15 dispositivos. Tambin se conoce como Fast 20 o
SCSI-3.
Ultra Wide. Dispositivos de 16 bits con velocidad de ejecucin de 40 MBps. Su
conector genrico es de 68 pins y alta densidad. La longitud mxima del cable es
de 1,5 metros. Admite un mximo de 15 dispositivos. Tambin se conoce como
Fast SCSI-3.
Ultra 2. Dispositivos de 16 bits con velocidad de ejecucin de 80 MBps. Su
conector genrico es de 68 pines y alta densidad. La longitud mxima del cable es
de doce metros. Admite un mximo de 15 dispositivos. Tambin se conoce como
Fast 40.

Tipos de SCSI
SCSI 3.
3.2 FireWire
3.3 SSA (Serial Storage Architecture). De IBM. Usa full-duplex con canales
separados.
3.4 FC-AL (Fibre Channel Arbitrate Loop). Usa cables de fibra ptica (hasta 10 km)
o coaxial (hasta 24 m). Con una velocidad mxima de 100 MBps.

Un controlador conectado al bus SCSI puede ser de dos tipos: iniciador u

objetivo.
Un iniciador tiene la habilidad de seleccionar un objetivo particular y de
enviar una orden especifica para la operacin que deba ser realizada. El
iniciador establece una conexin lgica con el objetivo propuesto, una vez
que la conexin realizada esta puede suspenderse y restaurarse de
acuerdo a como se necesite para transmitir ordenes en modo rfaga.

Las transferencias de datos en el bus SCSI son siempre controladas por el

controlador objetivo. Para enviar una orden al objetivo, el iniciador
requiere el control del bus, y despus de ganar el arbitraje, selecciona el
controlador con el que desea comunicarse manteniendo el control de bus
sobre el. Luego de esto el controlador inicia la operacin de transferencia
de datos tras recibir una orden del iniciador.

Suponiendo que el procesador desea leer un bloque de datos desde la

unidad de disco y que estos datos estn memorizados en dos sectores del
disco los cuales no estn contiguos. El procesador enva la orden al
controlador SCSI, provocando la siguiente sucesin de eventos:
1. El controlador SCSI, actuando como iniciador, compite por el control
del bus.
2. Cuando el iniciador gana el proceso de arbitraje, selecciona el
controlador objetivo y le pasa el control del bus.
3. El objetivo comienza una operacin de salida (iniciador a objetivo); en
respuesta a esto, el iniciador enva una orden especifica de operacin

4. El objetivo, dndose cuenta de que lo primero que se necesita es una

operacin de bsqueda en disco, enva un mensaje al iniciador
indicando que va a suspender temporalmente la comunicacin entre
ellos. Con lo cual libera el bus.
5. El controlador objetivo enva una orden a la unidad de disco para
mover la cabeza lectora al primer sector involucrado en la operacin
de lectura solicitada. Luego lee los datos memorizados en ese sector y
los almacena en un buffer de datos. Cuando esta listo para comenzar la
transferencia de datos al iniciador, el objetivo solicita el control del bus.
Despus de ganar el arbitraje vuelve a seleccionar al controlador del
iniciador, lo cual restaura la conexin suspendida.

6. El objetivo transfiere el contenido almacenado en el buffer de datos al

iniciador y de nuevo suspende la conexin. Los datos son transferidos
como 8 o 16 bits en paralelo, esto es dependiendo del ancho del bus.
7. El controlador del objetivo enva una orden a la unidad de disco para
realizar otra operacin de bsqueda. Al finalizar la transferencia la
conexin lgica entre los dos controladores finaliza.

8. Cuando el controlador del iniciador recibe los datos, los memoriza en

la memoria principal.
9. El controlador SCSI enva una interrupcin al procesador para
informarle que la operacin solicitada ha finalizado.
Por lo tanto se tiene que el intercambio de mensajes a travs del bus SCSI
est a un nivel mayor que el intercambio sobre el bus del procesador.

Seales del bus

En la siguiente tabla se resumen las seales del bus para un bus de 8 lneas
de datos, todos los nombres de las seales estn precedidos por un signo
(-) esto indica que las seales estn activadas. Un bus ancho puede
proveer hasta 16 controladores. Un controlador coloca su propia direccin
o la direccin del otro controlador en el bus mediante la activacin de la
correspondiente lnea de datos.

Seales del bus

Arbitraje
El bus esta libre cuando la seal BSY esta en estado inactivo. Por lo
tanto cualquier controlador puede solicitar el uso del bus mientras
se siga en este estado. Debido a que dos controladores pueden
generar una solicitud al mismo tiempo, se debe implementar un
esquema de arbitro.
En la figura anterior se muestra un ejemplo en el cual dos
controladores (2 y 6) solicitan simultneamente la utilizacin del
bus.
Cada uno delos controladores tiene asignada una prioridad fija,
siendo el controlador 7 el de la mxima prioridad y el 0 el de mnima
prioridad.
El controlador que utiliza el numero mayor gana el proceso de
arbitraje y los controladores restantes se desconectan del bus
esperando a que la seal BSY entre nuevamente a un estado
inactivo.

Seleccin
Cualquier otro controlador involucrado en la fase de
arbitraje debe parar la activacin de las lneas de datos una
vez que la lnea SEL esta activada. Despus de colocar la
direccin del controlador objetivo en el bus, el indicador
libera la lnea BSY

El controlador objetivo seleccionado responde afirmando

la lnea -BSY. Por lo tanto se informa al iniciador que se
ha establecido la conexin de la solicitud con lo cual
elimina la informacin de direccin de las lneas de datos.

Transferencia de informacin
La transferencia de informacin entre dos controladores consiste en
ordenes desde el iniciador al objetivo, respuestas desde el objetivo al
iniciador, o transferencia de datos desde o hacia el dispositivo de E/S
Se debe sealar que las versiones de alta velocidad del bus SCSI
utilizan la tcnica conocida como doble flanco de reloj o doble
transicin. Cada transferencia de datos requiere una transicin de
alto a bajo seguida de una transicin de bajo a alto. Duplicando as la
velocidad de transferencia.

Sata
Serial ATA o SATA Serial Advanced Technology Attachment) es
una interfaz de transferencia de datos entre la placa base y algunos
dispositivos de almacenamiento, como puede ser el disco duro,
lectores y regrabadores de CD/DVD/BR, Unidades de Estado Slido u
otros dispositivos de altas prestaciones que estn siendo todava
desarrollados. SATA proporciona mayores velocidades, mejor
aprovechamiento cuando hay varias unidades, mayor longitud del
cable de transmisin de datos y capacidad para conectar unidades al
instante, es decir, insertar el dispositivo sin tener que apagar el
ordenador o que sufra un cortocircuito como con los viejos Molex.

SATA
La Organizacin Internacional Serial ATA (SATA-IO) es el grupo responsable
de desarrollar, de manejar y de conducir la adopcin de especificaciones
estandarizadas de Serial ATA. Los usuarios de la interfaz SATA se benefician
de mejores velocidades, dispositivos de almacenamientos actualizables de
manera ms simple y configuracin ms sencilla. El objetivo de SATA-IO es
conducir a la industria a la adopcin de SATA definiendo, desarrollando y
exponiendo las especificaciones estndar para la interfaz SATA.
El conector de SATA tiene 7 pines. Se utiliza para transmisin diferencial,
con frecuencias de reloj que van desde 1,5 hasta 6,0 Gigabits/s. Algunas de
las versiones ms recientes proporcionan una funcin de transmisin
isincrona para soportar dispositivos de audio y vdeo.

SAS
Serial Attached SCSI o SAS, es una interfaz de transferencia de datos en serie,
sucesor del SCSI (Small Computer System Interface) paralelo, aunque sigue
utilizando comandos SCSI para interaccionar con los dispositivos SAS. Aumenta la
velocidad y permite la conexin y desconexin de forma rpida.
La primera versin apareci a finales de 2003: SAS 300, el cual consegua un
ancho de banda de 3 Gbit/s, lo que aumentaba ligeramente la velocidad de su
predecesor, el SCSI Ultra 320 MB/s (2,560 Gbit/s). La siguiente evolucin, SAS 600,
consigue una velocidad de hasta 6 Gbit/s, mientras que se espera llegar a una
velocidad de alrededor de 12 Gbit/s alrededor del ao 2010.
Una de las principales caractersticas es que aumenta la velocidad de
transferencia al aumentar el nmero de dispositivos conectados, es decir, puede
gestionar una tasa de transferencia constante para cada dispositivo conectado,
adems de terminar con la limitacin de 16 dispositivos existente en SCSI.

SAS
Su conector es similar que en la interfaz SATA y permite utilizar
estos discos duros, para aplicaciones con menos necesidad de
velocidad, ahorrando costos. Por lo tanto, los discos SATA pueden ser
utilizados por controladoras SAS pero no a la inversa, una
controladora SATA no reconoce discos SAS.

Fue pensada principalmente para conectar los discos magnticos y las

unidades de CD y DVD. Utiliza comunicacin serial de enlaces punto a
punto loscuales son similares a SATA. Un enlace SAS puede transferir
datos en ambas direcciones simultneamente, a velocidades de hasta
12 Gigabits/s.

PCI-Express
PCI Express (3rdGeneration In/Out) es un nuevo desarrollo del
bus PCI que usa los conceptos de programacin y los estndares de
comunicacin existentes, pero se basa en un sistema de
comunicacin serie mucho ms rpido. Este sistema es apoyado
principalmente por Intel, que empez a desarrollar el estndar con
nombre de proyecto Arapahoe despus de retirarse del
sistema Infiniband.
Este bus est estructurado como carriles punto a punto, full-duplex,
trabajando en serie. En PCIe 1.1 cada carril transporta 250 MB/s en
cada direccin. PCIe 2.0 dobla esta tasa a 500 MB/s y PCIe 3.0 la
dobla de nuevo (1 GB/s por carril).

PCI-Express

PCI-Express
Cada ranura de expansin lleva uno, dos, cuatro, ocho o diecisis carriles
de datos entre la placa base y las tarjetas conectadas. El nmero de carriles
se escribe con una x de prefijo (x1 para un carril simple y x16 para una
tarjeta con diecisis carriles); x16 de 500MB/s dan un mximo ancho de
banda de 8 GB/s en cada direccin para PCIE 2.x. En el uso ms comn de
x16 para el PCIE 1.1 proporciona un ancho de banda de 4 GB/s (250 MB/s x
16) en cada direccin. En comparacin con otros buses, un carril simple es
aproximadamente el doble de rpido que el PCI normal; una ranura de
cuatro carriles, tiene un ancho de banda comparable a la versin ms
rpida de PCI-X 1.0, y ocho carriles tienen un ancho de banda comparable a
la versin ms rpida de AGP.
Una ranura PCi Express 3.0 tiene 1 GB/s direccional y 2 GB/s bidireccional,
por lo que logran en el caso de x16 un mximo terico de 16 GB/s
direccionales y 32 GB/s bidireccionales.