LABORATORIO N°-5

NOMBRE: KATHERIN FLORES CASTILLO FECHA:04/05/2022

SEMESTRE: TERCERO PUNTO.-1
1.- BUSQUE LAS HOJAS DE DATOS (DATASHEET),DE LOS COMPONENTES QUE UTILIZARA EN
ESTE LABORATORIO.

74LS273

74LS192
 LABORATORIO N°5
NOMBRE: KATHERIN FLORES CASTILLO FECHA:04/05/2022
SEMESTRE TERCERO PUNTO. -2

2.-INVESTIGUE EL FUNCIONAMIENTO Y HOJA DE DATOS (DATASHEET) DE LOS CIRCUITOS

INTEGRADOS INTENGRADOS 74LS164,74LS165,74LS194,74LS93.

El 74LS164N: Este interesante circuito integrado de la familia TTL vienen diferentes ´saboresµ,
de acuerdo a la velocidad, temperatura de operación, voltajes y corrientes soportadas, etc.
Dichas características dependen de las letras entre el ´74µ y el ´164µ.El integrado 74LS2164N,
un registro de desplazamiento de 8 bits. Desde el punto de vista técnico, dentro de este
integrado se encuentra un ´registro de desplazamientoµ completo, de 8 bits de largo. Esto
significa que se comporta como un conversor serie-paralelo, en el que se introducen pulsos de
reloj por un pin (CP) y datos en serie por otro (dos en realidad, unidos por una compuerta
AND, cuyas entradas son DSA y DSB)
Los pines 1 y 2 son la entrada de datos. Como dijimos antes, internamente existe una compuerta

ANDque realiza el producto lógico de los valores de ambas entradas. En general, se unen entre si para que el
resultado de la funciónANDsea igual al valor del dato (ver compuertas lógicas) o bien se pone una de las
entradas en alto (conectándola +5V) para que la otra entrada sea la que determine el valor de la salida.

El SN74LS165AN es un registro de desplazamiento de salida en serie de 8 bits en paralelo que

desplaza los datos en la dirección de QA hacia QH cuando se registra. el acceso en paralelo a
cada etapa está disponible mediante ocho entradas de datos individuales y directas que están
habilitadas por un nivel bajo en la entrada de cambio / carga (SH / LD \). Estos registros
también cuentan con entradas de reloj sincronizado (CLK) y salidas complementarias del
octavo bit. Todas las entradas están sujetas a diodos para minimizar los efectos de la línea de
transmisión, simplificando así el diseño del sistema. la sincronización se realiza a través de una
compuerta NOR positiva de dos entradas, lo que permite que una entrada se use como una
función de inhibición de reloj. Mantener alta una de las entradas de reloj inhibe el reloj y
mantener presionada cualquiera de las entradas de reloj con SH / LD \ Hugh habilita la otra
entrada de reloj. la inhibición del reloj (CLK INH) debe cambiarse al nivel alto solo mientras CLK
esté alto. La carga paralela se inhibe siempre que SH / LD \ sea alta. Los datos en las entradas
paralelas se cargan directamente en el registro.
 

  Salidas complementarias
 Entradas de carga (datos) de anulación directa
 Entradas de reloj cerradas
 Conversión de datos paralelo a serie
 Aplicaciones: Comunicaciones y red
Especificaciones
 Familia: LS
 Tipo de salida: Diferencial
 Tipo de lógica: Registro de desplazamiento
 Función registro de desplazamiento: Paralelo a serie
 Número de elementos: 1
 Número de bits por elemento: 8
 Tensión de alimentación mínima: 4.75 V
 Tensión de alimentación máxima: 5.25 V
 Frecuencia típica: 35 MHz
 Potencia de disipación: 105 mW
 Temperatura de funcionamiento mínima: 0 ° C
 Temperatura de funcionamiento máxima: 70 ° C
 Encapsulado: DIP
 16 Pines
74ls94
474ls193