Instrumentación

electrónica
Camilo Mendivelso
 ADCs para acondicionamiento de Señal
La tendencia en ADC y DAC es a tener mayor velocidad y
menores consumos de potencia.
En la mayoría de los casos los voltaje de trabajo varias entre +5
a – 5, 0 a 5v, 0 a3v.
 ADCs para acondicionamiento de Señal
Los mas usados son aproximaciones sucesivas y sigma delta.
Conversores flash y Subranging.

SwigsZde señal.
Ruido se de señal a bajas corrientes
Restricciones de modo común modos de autocalibración
 ADCs se aproximaciones sucesivas.
Conversión por comparación digital
Rango extendido Mhz
No necesita diseño con triming Laser
Termina con una orden de final de conversión (EOC)
ADCs para acondicionamiento de Señal
Conversiones de 8 bits a 16 bits
8 cientos de nano segundos
16 bits microsegundos
Linealidad determinada por el DAC interno
1ppm/°C
 ADCs para acondicionamiento de Señal
DAC con switches de track and sample donde el voltaje de la entrada
análoga, esta cargando o descargando los dispositivos.
La conmutación (switcheo), sucesivo del primer capacitor agrega un
voltaje de V/2 al comprador que pasa un bit cero si en voltaje esta por
debajo del esperado en el comparador.
 ADCs para acondicionamiento de Señal
Estados de la salida Salida equivalente binario

0 000
1 001
2 010
3 011
4 100
5 101
6 110
7 111
ADCs para acondicionamiento de Señal
Ejemplos de varios ADC se aproximación sucesivas
Programas ADCs para acondicionamiento de Señal
de diseño de filtros activos

• Proceso de adquisición de señal

• La señal CONVST es negativa y el cambio a positivo activa el
ADCs para acondicionamiento de Señal
• Con la entrada análoga se hace un muestreo a través de los
circuitos de muestreo SHA y son comparados y corregidos.
Conversor sigma delta
• Para poder usar el sobre muestreo se debe usar un factor de al
2𝑛
menos 2 para obtener un incremento en resolución de al
menos n bits
Conversor sigma delta

• Ruido equivalente al bit menos significativo dado por q/ 12.

• Se elimina parte de los problemas de ruido haciendo un sobre
muestreo.
Conversor sigma delta
ADC tipo Flash

• Consiste en una serie de comparadores cada uno comparando

la señal de entrada a una sola referencia.
• La señal es pasada a un encoder que produce una salida binaria
Conversor sigma delta

• La señal muestreada va a un integrador.

• La salida integrada es comparada con GND.
El rango dinámico.

• EL rango dinámico de una señal, es la 10 log de la relación entre

la potencia máxima y mínima que puedo obtener de una señal.

• EL rango dinámico es especificado como como el radio entre el

valor máximo y mínimo alcanzado en el ADC.
• Si el valor mínimo esta dado por el bit menos significativo LSB, y
su valor máximo esta dado por 2𝑛 − 1
• DR = 20log10 ((2𝑛 − 1)LSB)/LSB = 6,02 x N dB cuidado calculos
Cantidad mínima de bits de resolución.

• Resolución en un ADC, la resolución es extendida como la

cantidad mínima que puedo representar en un ADC, si mi adc
es de 16 bits su resolución mínima es: V = 1/ 216
• Para un ADC el bit menos significativo se halla por medio de su
voltaje de referencia y su resolución.
3.3
• LSB = = 50.35 μV
216
• Si la señal tiene una amplitud máxima de 2,5 V.
• Puedo representar con mi ADC 49656 pasos hasta llegar a 2,5V
• Luego pierdo 15884 pasos.
Ejercicio ADC para resolver próxima clase después
de explicación de rango dinámico de señal y
resolución
• Se desea muestrear, mediante un ADC, una señal cualquiera
de la que se conocen los siguientes datos:

i. La potencia máxima de la señal alcanza los 800 mW.

ii. La potencia mínima es de 0,1 mW.
iii. Su frecuencia máxima alcanza los 10 kHz.
Ejercicio ADC

• a) El rango dinámico (DR) de la señal

Solución. El DR puede calcularse como:

PP
𝑃𝑚𝑎𝑥
DR = 10log = 10 log( 8000) = 03,39 dB
𝑝𝑚𝑖𝑛
Ejercicio ADC

• b) La mínima cantidad de bits de resolución (del ADC)

requerida para evitar distorsión y que cumpla con el SNR.
Solución: Para determinar la cantidad ‘n’ de bits de resolución
se asume que DDR (rango dinámico digital) es igual al rango
dinámico (DR) de la señal.
• Es decir, DDR=39.03 dB. Además se sabe que DDR = 02,6 ⋅ n ,
con lo que
𝐷𝐷𝑅 39,03
• n= = ≈7
6,02 6,02
Ejercicio ADC