1

&

≥1

&

≥1

=1

=1
 1
1

& &
&

≥1 ≥1

≥1
& &

≥1 ≥1 ≥1

=1 =1

=1 =1
& &

≥1
≥1 ≥1

≥1 ≥1
Para matricularse en un ciclo formativo de electrónica, la secretaria de un instituto de enseñanza secu
ofrece una confusa información en la que se establece la necesidad de reunir todos los requisitos seña

1. Haber cursado previamente la modalidad de tecnología , haber elegido una materia optativa de ele
y tener un buen expediente académico

2. Haber cursado la modalidad de tecnología , haber elegido una materia optativa de electrónica
y tener un informe favorable del departamento

3. Haber elegido una materia optativa de electrónica, aunque no haya cursado la modalidad de tecnol
ni se tenga un buen expediente académico

4. Tener un buen expediente académico y un informe favorable del departamento

5. Haber cursado una materia optativa de electrónica, aunque no se tenga un informe favorable del de

Desarrollar un circuito con multiplexores, decodificadores y un numero mínimo de compuertas, medi

para cursar el ciclo

a. Declaración de variables con lógica positiva (2pts)

b. Tabla de la verdad con lógica positiva
c. Desarrollo de todos los detalles
d. Desarrollo con multiplexores de 8 a 1, decodificadores binarios de 2 a 4.

a. Declaración de variables con lógica positiva (2pts)

El enable , entradas y salidas estarán en lógica positiva.

A =modalidad de tecnología: A=1 ILA HA CURSADO Y

A=0 NO LA HA CURDADO
B= informe del departamento: B=1 FABORABLE X
B=0 NO FABORABLE
C= expediente académico: C=1 BUEN EXPEDIENTE W
C=0 MAL EXPEDIENTE
D= optativa de electronica: D=1 SI LA ELIGIO P
D=0 NO LA ELIGIO
Las variables verdaderas son 1 y las negadas son un 0

Salida = M= MATRICULAR M=1 SI SE MATRICULA

M=1 NO SE MATRICULA
b. tabla de la verdad(1 punto)

CONDICIÓN 1 : A=1, C=1, D=1, B puede ser 1 o 0.

CONDICIÓN 2 : A=1, B=1, D=1, C puede ser 1 o 0.
CONDICIÓN 3 : A=0, C=0, D=1, B puede ser 1 o 0.
CONDICIÓN 4 : B=1, C=1, A y D puede ser 1 o 0.
 CONDICIÓN 5 : B=0, D=1, A y C puede ser 1 o 0.
Cocamos los valores donde se hace M=1 con cada condicion y los otros valores son cero

b. Tabla de la verdad con lógica positiva

Para construir la tabla de la verdad, sabemos que tenemos 4 entradas n=4, el numero de combinacion
a cada combinacion y al valor de las condiciones le asignamos el valor a la salida M.
Tabla d ela verdad TABLA DE LA VERDAD
P W X Y MULTIPLEXOR
Imputs (entradas
D C B A M

D0 0 0 0 0 0 0 m0 select( selectores)
1ER MUXTIPLEXOR

D1 1 0 0 0 1 0 m1 C
D2 2 0 0 1 0 0 m2 X
D3 3 0 0 1 1 0 m3 L
D4 4 0 1 0 0 0 m4 L
D5 5 0 1 0 1 0 m5 L
D6 6 0 1 1 0 1 m6 L
D0 D7 7 0 1 1 1 1 m7 H
D8 8 1 0 0 0 1 m8 H
D1 D9 9 1 0 0 1 1 m9 H
2DO MUXTIPLEXOR

D10 10 1 0 1 0 1 m10 H
D2 D11 11 1 0 1 1 1 m11 H - HIGH LEVEL - 1; LOW
D12 12 1 1 0 0 1 D0,D1,...,D4,D7
m12 - the level of the respective d
D3 D13 13 1 1 0 1 1 m13
D14 14 1 1 1 0 1 m14
D4 D15 15 1 1 1 1 1 m15

D5 SE OBSERVA DE LA TABLA DE LA VERDAD QUE NECESITAMOS DOS MULTIPLEXORES EL 1ERO GENERE L

PRIMEROS VALORES DE LA SALIDA "M" Y OTRO QUE GENERE LOS OTRO OCHO VALORES RESTANTES D
D6
UNA DE LAS ENTRADAS SE DEBE TOMAR EN CUENTA PARA ACTIVAR EL "STROBE SEGUN DATA SHEET
D7 PARA CUANDO LA ENTRADA TOME EL VALOR CERO "0" SE ACTIVE EL 1ER MUX, Y CUANDO TOME EL V
ACTIVE EN 2DO MUX. DE ACUERDO A ESTO SE TOMA LA ENTRADA "D" DE MAYOR PESO, PARA QUE CU
SE ACTIVE EL 1ER MUS Y CUANDO D=1 ACTIVE EL 2DO MUX.

LAS ENTRADAS DE LOS MULTIPLEXORES SE COLOCAN A "0" O A "1" de acuerdo al valor de la salida , qu
para la combinacion de entrdas como lo indica la tabla de la verdad.
de la tabla de la verda D0=D1=D2=D3=D4=D5=0 Y D6=D7=D8=D9=D10=D11=D12=D13=D14=D15=1
LAS VARIABLE DE ENTRADAS A,B,C SE COLOCAN EN LOS DOS MULTIPLEXORES PARA QUE VAYAN RELA
ENTRADAS CORRESPONDIENTES . LA ENTRADA "D"SE UTILIZA PARA LA ACTIVACION DE AMBOS MUXS
AL STROBE DE ELLOS.
PARA EL 1ER MUX SE COLOCA "D" Y PARA EL SEGUNDO "D' ", DE MANERA QUE CUANDO D=0, ENTON
Y SE ACTIVE EL 1ER MUX= Y NO SE ACTIVE EL 2DO MUX, Y CUANDO D=1, ENTONCES D'=0 Y SE ACTIVE
Y NO SE ACTIVE EL 1ER MUX HACIENDO QUE LA SALIDAS GENEREN LA SALIDA "M" Y PARA ESTO SE PA
LAS SALIDAS DE AMBOS MUS POR UNA OR Y SE OBTIENE LA SALIDAD M.

c. Desarrollo de todos los detalles

Si lo realizados un multiplerxor de 4x1 y tomamos A y B como variable de seleccion nos quedan C y D

S
00 01 11 10
CD AB
00 0 1 1 0 1X0=C'D+CD
S1 S0 01 0 1 1 1 1X2=C'D-CD+CD'
11 0 1 1 1 1X1=C'D-CD+CD'
10 0 1 1 0 1X3=C'D+CD

c. Desarrollo de todos los detalles

A B C D S
D0 0 0 0 0 0 0 m(0)
D1 1 0 0 0 1 1 m(1)
D2 2 0 0 1 0 0 m(2)
D3 3 0 0 1 1 1 m(3)
D4 4 0 1 0 0 0 m(4)
D5 5 0 1 0 1 1 m(5)
D6 6 0 1 1 0 1 m(6)
D7 7 0 1 1 1 1 m(7)
D0 8 1 0 0 0 0 m(8)
D1 9 1 0 0 1 1 m(9)
D2 10 1 0 1 0 0 m(10)
D3 11 1 0 1 1 1 m(11)
D4 12 1 1 0 0 0 m(12)
D5 13 1 1 0 1 1 m(13)
D6 14 1 1 1 0 1 m(14)
D7 15 1 1 1 1 1 m(15)

Si lo realizados un multiplerxor de 8x1, sabemos que las entradas son 8, por lo que tomamos B , C Y D

cuando S varia de 0 a 8, A = 0 y cuando S varia de 8 a 15 A = 1 haciendo la tabla de las en

D0 D1 D2 D3 D4 D5 D6 D7
A' m(0) m(1) m(2) m(3) m(4) m(5) m(6) m(7)
A' m(8) m(9) m(10) m(11) m(12) m(13) m(14) m(15)

c. Desarrollo de todos los detalles

A B C D S
D0 0 0 0 0 0 0 m(0)
D1 1 0 0 0 1 1 m(1)
D2 2 0 0 1 0 0 m(2)
D3 3 0 0 1 1 1 m(3)
D4 4 0 1 0 0 0 m(4)
D5 5 0 1 0 1 1 m(5)
D6 6 0 1 1 0 1 m(6)
D7 7 0 1 1 1 1 m(7)
D0 8 1 0 0 0 0 m(8)
D1 9 1 0 0 1 1 m(9)
D2 10 1 0 1 0 0 m(10)
D3 11 1 0 1 1 1 m(11)
D4 12 1 1 0 0 0 m(12)
D5 13 1 1 0 1 1 m(13)
D6 14 1 1 1 0 1 m(14)
D7 15 1 1 1 1 1 m(15)

Si seleccionamos A,B y C, LAS MAS SIGNIFICATIVAS, como variableS de selecion, y quedan una variable

cuando S varia de 0 a 7 y entre 8 a 15, ambas variaciones D tiene 4 ciclos de 1 a 0 y S tiene 3 cic
y
D0 D1 D2 D3 D4 D5 D6 D7
D' m(0) m(2) m(4) m(6) m(8) m(10) m(12) m(14) D'
D' m(1) m(3) m(5) m(7) m(9) m(11) m(13) m(15) D
 Vcc

D0 16

D1

0 D2

1 D3
6Y
1 D4
5 Y'
1 D5

1 D6

1 D1
7
EN S0 S1 S2 8
D A B C

GND

cCon codificador de 2 x4
Tabla d ela verdad
COD0 COD1 A B C D Yn
0 1 0 0 0 0 0 m(0) Y0
COD0 1 2 0 0 0 1 1 m(1) Y1
2 3 0 0 1 0 0 m(2) Y2
3 4 0 0 1 1 1 m(3) Y3
4 5 0 1 0 0 0 m(4) Y4
COD1 5 6 0 1 0 1 1 m(5) Y5
6 7 0 1 1 0 1 m(6) Y6
7 8 0 1 1 1 1 m(7) Y7
1 0 1 0 0 0 0 m(8) Y0
COD0 2 1 1 0 0 1 1 m(9) Y1
3 2 1 0 1 0 0 m(10) Y2
4 3 1 0 1 1 1 m(11) Y3
5 4 1 1 0 0 0 m(12) Y4
COD1 6 5 1 1 0 1 1 m(13) Y5
7 6 1 1 1 0 1 m(14) Y6
 8 7 1 1 1 1 1 m(15) Y7
W+
|

Observando la tabla de la verdad y sabiendo que s= Yn por ser un codificadory tomando B y C como
las primeras variable de selecion de los codificadores, se detalla que hay dos grupos
de valores Y0Y1Y2Y3= 0101 con las variables A=0, y Y0Y1Y2Y3= 0101 con las variables A=0, SI NIEGO A SELECCION

Para los valores Y0Y1Y2Y3= 0111 con las variables A=0, y Y0Y1Y2Y3= 0111 con las variables A=1, como COLOCAR
y Enable por una AND y conectamos al ENABLE del decodificador COD1
Para completar el diseño nos falta analizar la salida Yn con la variable D

cuando S varia de 0 a 7 y entre 8 a 15, ambas variaciones D tiene 4 ciclos de 1 a 0 y S tiene 3 ciclos que sigue a D
y
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y0 Y1
D' m(0) m(2) m(4) m(6) m(8) m(10) m(12) m(14) D' 0 0
D m(1) m(3) m(5) m(7) m(9) m(11) m(13) m(15) D 1 1
D D
 instituto de enseñanza secundaria
unir todos los requisitos señalados en cualquiera de los siguientes puntos.

una materia optativa de electrónica A =Haber cursado previam

B= haber elegido una mate
C= tener un buen expedien
optativa de electrónica D=tener un informe favor

rsado la modalidad de tecnología,

a un informe favorable del departamento

mínimo de compuertas, mediante el cual los estudiantes puedan comprobar fácilmente

D=1 SI LA ELIGIO
D=0 NO LA ELIGIO
alores son cero

Con multiplexor 8x3

4, el numero de combinaciones es 2 =16 cobinaciones. Y de acuerdo
4

TABLA DE LA VERDAD 54151A/75151A Con multiplexor de 8, serian dos y es

MULTIPLEXOR
Imputs (entradas) Outpus(Salidas)

select( selectores) Strobe S Y W D0=0

B A
X X H L H D1=0
L L L D0 D0'
L H L D1 D1' D2=0
1 L L D2 D2'
1 H L D3 D3' D3=0
L L L D4 D4'
L H L D5 D5' D4=0
H L L D6 D6'
H H L D7 D7' D5=0
H - HIGH LEVEL - 1; LOW LEVEL-0, X- Don't care
the level of the respective d imput D6=1

D7=1

PLEXORES EL 1ERO GENERE LOS OCHO D

OCHO VALORES RESTANTES DE LA SALIDA "M",

TROBE SEGUN DATA SHEET 74151, C

MUX, Y CUANDO TOME EL VALOR 1 B
E MAYOR PESO, PARA QUE CUANDO P=0 A
D

uerdo al valor de la salida , que tenga

11=D12=D13=D14=D15=1
ORES PARA QUE VAYAN RELACIONANDO LAS D8=0
CTIVACION DE AMBOS MUXS CONECTANDOSE
D9=1
A QUE CUANDO D=0, ENTONCES D'=1
ENTONCES D'=0 Y SE ACTIVE EL 2DO MUX D10=0
LIDA "M" Y PARA ESTO SE PASA
 D11=1

D12=0

D13=1

D14=1

D15=1

seleccion nos quedan C y D hagamos el mapa de Karnaough

S1 S0 1Xn
0 0 1X0=C'D+CD
0 1 1X2=C'D-CD+CD'
+CD' 1 0 1X1=C'D-CD+CD'
+CD' 1 1 1X3=C'D+CD

S
A
0
1
 or lo que tomamos B , C Y D como variables de selección. Solo nos queda A y la salida S, pasa lo siguiente:

1 haciendo la tabla de las entradas del multiplexor tenemos

D0 D1 D2 D3 D4 D5 D6 D7
A' 0 1 0 1 0 1 1 1
A 0 1 0 1 0 1 1 1
0 1 0 1 0 1 1 1

ecion, y quedan una variable D y S la salida. Y se observa lo siguiente:

4 ciclos de 1 a 0 y S tiene 3 ciclos que sigue a D y en el otro mantiene el valor de 1. Como se muestra en la tabla:

D0 D1 D2 D3 D4 D5 D6 D7
0 0 0 1 0 0 0 1
1 1 1 1 1 1 1 1
D D D 1 D D D 1
ndo B y C como

s A=0, SI NIEGO A SELECCIONO EL DECODER CPD0LOGICA POSITIVA

riables A=1, como COLOCAR A DSELECCIONO EL COD 1

S tiene 3 ciclos que sigue a D y en el otro mantiene el valor de 1. Como se muestra en la tabla:

Y2 Y3 Y4 Y5 Y6 Y7
0 1 0 0 0 1
1 1 1 1 1 1
D 1 D D D 1
 =Haber cursado previamente laA'=
modalidad
aunque node haya
tecnología
cursado la modalidad de tecnología
= haber elegido una materia optativa de electrónica
= tener un buen expediente ac C'= ni se tenga un buen expediente académico
D=tener un informe favorable d D'= aunque no se tenga un informe favorable del departamento
 Vcc

4 D0 16

3 D1
74151-1
2 D2

1 D3
5Y
15 D4
6W
14 D5

13 D6

12 D7
7
STROBE C B A 8
9 10 11 ≥1
M
GND

Vcc
74LS151
4 D0 16

3 D1
74151-2
2 D2
1 D3
5Y
15 D4
6W
14 D5

13 D6

12 D7
7
EN C B A 8
9 10 11

GND
 D
Vcc

COD0
&
C
A0 Y0

B &
A1 Y1

&
Y2

A 1 &
E Y3
 &

gnd

Vcc

COD1
&
A0 Y4

&
A1 Y5

Y6 &

&
E Y7

GND
&

&

&

&
≥1
&
≥1

&

&

&

&
 74153
Vcc

16
6 1X0 1Y 7

5 1X1

4 1X2

3 1X3
2Y 9
10 2X0

11 2X1

12 2X2

13 2X3

14 A
D
 Vcc

D0 16

D1

0 D2

1 D3
6Y
1 D4
5 Y'
1 D5

1 D6

1 D1
7
EN S0 S1 S2 8
A B C

GND
 TABLA DE LA VERDAD DEL PROBLEAM TABLA DE LA VERDAD DM74LS139( DECODE

P W X Y imputs( entradas )
D C B A M Enable select
G B A
D0 0 0 0 0 0 0 m0 H X X
4to DECODER3er DECODER2do DECODER1ER DECODER

D1 1 0 0 0 1 0 m1 L L L
D2 2 0 0 1 0 0 m2 L L H
D3 3 0 0 1 1 0 m3 L H L
D4 4 0 1 0 0 0 m4 L H H
D5 5 0 1 0 1 0 m5
D6 6 0 1 1 0 1 m6 H - HIGH LEVEL
D7 7 0 1 1 1 1 m7 L - LOW LEVEL
D8 8 1 0 0 0 1 m8 X - DON'T CARE
D9 9 1 0 0 1 1 m9
D10 10 1 0 1 0 1 m10
NOTE. 1: G2=G2A +G2B
D11 11 1 0 1 1 1 m11
D12 12 1 1 0 0 1 m12 TABLA DE LA VERDAD DEL DECODR DE 4 A
D13 13 1 1 0 1 1 m13 ASUMIENDO QUE LA HABILITACION ES POR
D14 14 1 1 1 0 1 m14
D15 15 1 1 1 1 1 m15 ENABLE €D C B
1X X X
0 0 0 0
0 0 0 0
0 0 0 1
0 0 0 1
0 0 1 0
0 0 1 0
0 0 1 1
0 0 1 1
0 1 0 0
0 1 0 0
0 1 0 1
0 1 0 1
0 1 1 0
0 1 1 0
0 1 1 1
0 1 1 1

Como las salidas de los decodificadores de 2 a 4 son logica negativa. Para el DEC1 estan logica negativa se conectan direct
y sus salidas se deben conectar a un inversor y a las compuerta or asecuadas para generar la funcionLOS OTROS ECODIFIC

Podemos ver que para cada grupo se puede utilizar un decodificador de 2 a 4. Todos los decodificadores tendrán las mism
habilitación. Por ejemplo, el primer decodificador tendrá como salidas Y0, Y1, Y2 y Y3 y sólo estará habilitado cuando D='0
de manera similar para el tercer y cuarto decodificador (como lo muestra la figura). Así que usaremos cuatro decodificado
se encargue de habilitar cada decodificador. Si nos fijamos en las señales DE ENTRADA D Y C de la tabla de verdad, y de có
de habilitación de cada decodificador (E4, E3, E2, E1) en función de la habilitación general (E) y las entradas D y C. Podemo
de 2 a 4, así que para las señales de habilitación de los cuatro decodificadores usaremos otro decodificador de 2 a 4

E D C
1 X X
1 0 0
1 L H
1 H L
1 H H

Como necesitamos las salidas desde ma6 a m15, no necesitamos el primer ecoder (lo dejare solo por fies de ilustracion )
RDAD DM74LS139( DECODER DE 2 A 4)

imputs( entradas )
Outputs(Salidas) Outputs(Salidas)
Enable select
Y0 Y1 Y2 Y3 G B A Y0 Y1 Y2 Y3
H H H H 1 X X 1 1 1 1
L H H H 0 0 0 0 1 1 1
H L H H 0 0 1 1 0 1 1
H H L H 0 1 0 1 1 0 1
H H H L 0 1 1 1 1 1 0

RDAD DEL DECODR DE 4 A 16

E LA HABILITACION ES POR LOGICA NEGATIVA

A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 Y10 Y11 Y12 Y13 Y14 Y15

X 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0
1 1 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0
0 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0
1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 1 1 1 0 0 0 0 0 0 0 0
1 0 0 0 0 1 0 1 1 0 0 0 0 0 0 0 0
0 0 0 0 0 1 1 0 1 0 0 0 0 0 0 0 0
1 0 0 0 0 1 1 1 0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 0 0 1 1 1 0 0 0 0
1 0 0 0 0 0 0 0 0 1 0 1 1 0 0 0 0
0 0 0 0 0 0 0 0 0 1 1 0 1 0 0 0 0
1 0 0 0 0 0 0 0 0 1 1 1 0 0 0 0 0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1
1 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1
0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 1
1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 0

negativa se conectan directamente a los enables de los otros decofificadore dec2,dec3,dec4 y dec5.
ncionLOS OTROS ECODIFICADORES EC2, DOC 3, DOC 4 Y DOC 5 SUS SALIDAS DEBEN PASAR POR UN INVERSOR

ficadores tendrán las mismas entradas B y A. La única diferencia está en las salidas a las que se conecta cada decodificador, y la
ará habilitado cuando D='0' y AC='0'; el segundo decodificador estará habilitado cuando D='0' y AC='1'. Y
remos cuatro decodificadores de 2 a 4 para las 16 salidas. Además necesitaremos crear la lógica que
la tabla de verdad, y de cómo habilitan a cada decodificador, podemos extraer la tabla de verdad de la figura. En ella se ponen las señales
las entradas D y C. Podemos ver que la tabla de verdad se corresponde con la tabla de verdad de un decodificador
ecodificador de 2 a 4

E1 E2 E3 E4
0 0 0 0 Ningún codificador habilitado
1 0 0 0 1er decodificador habilitado
0 1 0 0 2do decodificador habilitado
0 0 1 0 3er decodificador habilitado
0 0 0 1 4to decodificador habilitado

o por fies de ilustracion )

 A

E='0' INHABILITADO
1ER DEC 2 A 4 ACTIVO CUANDO
D=0 Y C=0
SUS ENTRADAS A Y B
Y SUS SALIDAS O DESDE Y4 … Y15
12DO DEC 2 A 4 ACTIVO CUANDO
D=0 Y C=1
SUS ENTRADAS A Y B
Y SUS SALIDAS 0 DESDE Y0…Y5 Y Y8…Y15
3ER DEC 2 A 4 ACTIVO CUANDO
D=1 Y C=0
SUS ENTRADAS A Y B
Y SUS SALIDAS 0 DESDE Y0…Y7 Y Y12…Y15
DEC 2 A 4 ACTIVO CUANDO
D=1 Y C=1
SUS ENTRADAS A Y B
Y SUS SALIDAS 0 DESDE Y0…Y11

C 2 4
A1 1Y0
decodificador, y la
D 3 5
B1 1Y1
 B1 1Y1
74139-1
a. En ella se ponen las señales 6
1Y2
E
G1 ENABLE
1 7
1Y3
8
GND
 VCC
2 16 4
A1 1Y0
ojo no es necesario utilizar
3 5
B1 1Y1
74139-2
6
1Y2
G1 ENABLE
1 7
1Y3

GND

VCC
14 16 12
A2 2Y0

13 11
B2 2Y1
74139-2
10
2Y2 m6 1
G2 ENABLE
15 9 m7 1
2Y3

2 4 m8
A1 1Y0

3 5 m9
B1 1Y1
74139-3
6 m10
1Y2
G1 ENABLE
1 7 m11
1Y3
8
GND

VCC
14 16 12 m12
A2 2Y0 1
13 11 m13
B2 2Y1 1
74139-4
10
2Y2 m14 1
G2 ENABLE
15 9 m15 1
2Y3
ojo no es necesario utilizar este decoder.

1 ≥1

1
7432

≥1

≥1

4072
GND

≥1
1
 ≥1

1 4072
≥1
M

4072
Dada la siguiente función  S=Z'W'+XZW+X'YW'

x + yz = (x + y)(x + z). xy'z'w + xzw+z'w'= xw(z+y'z')+ z'w' =xw(z+y

a=zw+xw(z+y)=zw(1+x)+z
a. Obtener la función canónica en Maxitérminos (2 pts)
b. La tabla de verdad (2 pts)
c. El circuito reducido empleando el método de Mapa de Karnaug (2 pts)
a. Obtener la función canónica en Maxitérminos (2 pts)
Para la funcion tomaremos los pesos en el siguiente orde w,x,y,z

s=wx(y+z)' + zxw+ (w+z)' Simplificado aplicando de morgan al 1mer y ultimo termino

s=wxy'z' + zxw+w'z' =xy'z'w + xzw+z'w' para completar terminos el multiplicamos por y+y' el segun
s=wxy'z' + zxw(y+y')+w'z'(y+y')= wxy'z' + zxwy+zxwy'+w'z'y+w'z'y') ahora multiplicamos dos ultimos terminos por x+x'
s=wxy'z' + zxwy+zxwy'+w'z'y(x+x')+w'z'y'(x+x')= wxy'z' + zxwy+zxwy'+w'z'yx+w'z'yx'+w'z'y'x+w'z'y'x' ordenado según sus pesos
s=xy'wz' + xywz+xy'wz+xyw'z'+x'yw'z'+xy'w'z'+x'y'w'z' simplificando o eliminando teminos iguale
s=xy'wz'(1010) + (1111)xywz+(1011)xy'wz+(1100)xyw'z'+(0100)x'yw'z'+(1000)xy'w'z'+(0000)x'y'w'z'
S=∑(0,4,6,8,11,12,15) EN MIN TERMINO Y LOS MAX TERNINOS SON LOS QUE FALTAN

LA FUNCION CANONICA EN MAXTERMINOS ES S=∏(1,2,3,5,7,9,10,13,14)

b. La tabla de verdad (2 pts)

Como tenemos 4 entradas x,y,w y z tenemos 2 4= 16 filas
X Y Z W S
0 0 0 0 1
0 0 0 1 0
0 0 1 0 0
0 0 1 1 0
0 1 0 0 1
0 1 0 1 0
0 1 1 0 1
0 1 1 1 0
1 0 0 0 1
1 0 0 1 0
1 0 1 0 0
1 0 1 1 1
1 1 0 0 1
1 1 0 1 0
1 1 1 0 0
1 1 1 1 1

c. El circuito reducido empleando el método de Mapa de Karnaug (2 pts) X

ZW S=Z'W'+XZW+X'YW'
xy 00 01 11 10
00 1 0 0 0 Y
01 1 0 0 1
11 1 0 1 0
10 1 0 1 0
Z

W
'w'= xw(z+y'z')+ z'w' =xw(z+y)(z+z') +z'w'
a=zw+xw(z+y)=zw(1+x)+z'w'=xzw+xz'w'

tiplicamos por y+y' el segundo y ultimo termino

s terminos por x+x'
x' ordenado según sus pesos

≥1

&
≥1
 &
≥1

1
≥1

1
& &
&