Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Integrantes:
Institución Educativa:
Asignatura:
Mayo de 2022
2
3
Contenido
CONTENIDO ........................................................................................................................... 3
INTRODUCCIÓN .................................................................................................................. 4
JUSTIFICACIÓN ....................................................................................................................... 5
OBJETIVO............................................................................................................................... 6
DECODIFICADOR .................................................................................................................... 9
ENTREGA FINAL.................................................................................................................... 16
Introducción
máquinas de estado finito orientado a sistemas de control. La RAM se define como una
sistema de control mediante máquinas de estado fino que para dar una pequeña claridad
de los que son las máquinas de estado finito, son un modelo computacional que realiza
Justificación
Este documento se realizó con el fin de dar claridad a los conceptos base que
deberemos tener en cuenta para la adecuada realización de los objetivos propuestos, estos
objetivos se llevaran acabó en las próximas entregas, pero para ellos, deberemos tener en
cuenta diferentes materiales que nos permitan la realización de la parte práctica, como lo
son el ambiente virtual donde podremos simular cada uno de los ejercicios propuestos y
Objetivo
Objetivos Específicos
• Montar una memoria RAM de LOGISIM con las características del problema.
Memoria RAM
acceso aleatorio se refiere al tipo de almacenamiento de datos que permite que se pueda
secuencia.
LOGISIM trae incorporadas, almacena hasta 4,096 valores (lo que se especifica en el
atributo Número De Bits De Direccionamiento), cada uno de los que puede incluir hasta
32 bits (lo que se especifica en el atributo Número De Bits De Datos). El circuito puede
cargar y almacenar valores en la RAM. Además, el usuario puede modificar cada valor de
Decodificador
general ya que cada combinación de valores de las entradas activa varias salidas, en lugar
de una sola. Tiene cuatro líneas de entrada en código BCD y salidas capaces de excitar un
igual a 2N), tales que cada línea de salida será activada para una sola de las
Un decodificador que convierte una señal de 5 bits a un único dato (entre 0 y 31)
para la selección de filas y columnas de una memoria RAM, y para el control de lectura/
escritura de esta.
diseñando su LOGISM, dada la muestra que se necesita para identificar los datos; se
específicos.
memoria.
• La opción OUT (Salida): Permite el ingreso o salida de datos de una memoria por
Ahora veremos cómo se puede representar cada segmento teniendo en cuenta el mapa
Tabla de verdad
Se utiliza una tabla de verdad con 32 espacios para la memoria con el fin de ver las
diferentes posibilidades que se pueden obtener para la salida que se desea, se organiza en
conteo binario.
0 0 0 0 0 0
1 0 0 0 0 1
2 0 0 0 1 0
3 0 0 0 1 1
4 0 0 1 0 0
5 0 0 1 0 1
6 0 0 1 1 0
7 0 0 1 1 1
8 0 1 0 0 0
9 0 1 0 0 1
10 0 1 0 1 0
11 0 1 0 1 1
12
12 0 1 1 0 0
13 0 1 1 0 1
14 0 1 1 1 0
15 0 1 1 1 1
16 1 0 0 0 0
17 1 0 0 0 1
18 1 0 0 1 0
19 1 0 0 1 1
20 1 0 1 0 0
21 1 0 1 0 1
22 1 0 1 1 0
23 1 0 1 1 1
24 1 1 0 0 0
25 1 1 0 0 1
26 1 1 0 1 0
27 1 1 0 1 1
28 1 1 1 0 0
29 1 1 1 0 1
30 1 1 1 1 0
31 1 1 1 1 1
13
Tabla de Karnaugh
binario.
a la descripción de este;
salida, la opción CLR, opera para reiniciar toda información que contenga la
conectada, contiene una entrada de 5 bits con los datos 00011 que da la posición del
Circuito conversor
del alfabeto de la a – g, se montan por separado para que permitan activar cada
Circuito en LOGISIM
Montaje en LOGISIM:
17
18
ENTREGA FINAL
Debido a la dificultad de las conexiones para la memoria RAM de 32x32 (son 1024
celdas de 4 bits), se desea trabajar entonces con el elemento de memoria RAM provisto
por Logisim. En este sentido, se crea una memoria con las características del problema
(32 x 32 x 4).
Montaje de una memoria RAM de Logisim con las características del problema.
19
memoria RAM para que las entradas y salidas utilizaran el mismo bus de datos, al
entrada esto hace con la finalidad, que cuando el bit de control del buffer este en 1
correctamente.
22
Lista de referencias
https://www.neurochispas.com/wiki/tipos-de-funciones-algebraicas-y-sus-graficas/
http://www.cburch.com/logisim/docs/2.1.0-es/libs/mem/ram.
https://www.neurochispas.com/wiki/diferencia-entre-permutacion-y-combinacion/
https://www.dell.com/support/kbdoc/es-co/000148441/what-is-memory-ram.
https://www.wextensible.com/como-se-hace/buscador-interno/otros-
detalles.html#permutar
https://wilaebaelectronica.blogspot.com/2017/01/hola-en-display-7-segmentos.htm
https://www.youtube.com/watch?v=nj7oARrYlDo
https://www.youtube.com/watch?v=Q2AIOGlUZ4c
https://www.electronicafacil.net/foros/PNphpBB2-viewtopic-t-7301.html
https://www.youtube.com/watch?v=V7g9MuLj-lo
https://www.youtube.com/watch?v=l39YpfWrO9o