Sistemas digitales y Ensambladores

ENTREGA PREVIA 1 SEMANA 3

Profesor:

Integrantes:
Luis David Ruiz Nieto - 1811025639
Gian Carlo Gaviria Arias - 1721023907

Actividad a entregar:

Se desea diseñar el sistema de control de lectura y escritura de una memoria RAM

de 32 filas x 32 columnas, donde cada dato es de 4 bits. Para la primera entrega
deberá presentar una
propuesta de diseño de tres circuitos combinables en Logisim:

1. Un decodificador que convierte una señal de 5 bits a un único dato (entre 0 y 31)
para
la selección de filas y columnas de una memoria RAM, y para el control de lectura/
escritura de la misma.

2.​ Un circuito de control con tres entradas y dos salidas

a. Entrada chip select (CS) funciona como la habilitación de la memoria RAM.
b. Entrada write enable (WE) para activar la escritura en la memoria.
c. Entrada output enable (OE) para activar el envío de datos por el bus.

Cuando CS y WE están activados, la salida E (escritura) debe activarse. Si WE está

activado, la salida L (lectura) debe permanecer inactiva. Si CS y OE están
activados, la salida L (lectura) debe activarse.

3. Un circuito conversor para un display de siete segmentos, que se utilizará para

visualizar
posteriormente el dato disponible en la memoria RAM.

La entrega consiste en un documento que presente el diseño, cálculos, diagramas,

investigación y demás consideraciones que se hayan tenido para la primera entrega.
Además, se debe enviar un archivo de Logisim con los tres sub-circuitos solicitados.

Desarrollo:
A: Un decodificador que convierte una señal de 5 bits a un único dato (entre 0 y 31)
para
la selección de filas y columnas de una memoria RAM, y para el control de lectura/
escritura de la misma.

Se utiliza una tabla de verdad con 32 espacios para la memoria con el fin de ver las
distintas posibilidades que se pueden obtener para la salida deseada, se organiza
en conteo binario.

Representación gráfica del decodificador de una memoria RAM, diseñado en

logisim, la ilustración muestra el codificador sin datos y a continuación se
procede a la descripción del mismo; Se puede observar la letra A, donde se
ingresa la dirección de entrada y la letra D la dirección de salida, la opción SEL
(select), aca va la memoria para obtener los datos en la dirección de salida, la
opción CLR (control), opera para resetear toda información que contenga la
memoria y la opción OUT, permite el ingreso o salida de datos a la memoria por
medio de combinación al reloj con el n de almacenar datos.
Representación gráfica del decodificador en simulación conectada, la entrada de 5
bits contiene los datos 00011 que nos da la posición del número 7, el resultado de la
operación se puede obtener hasta en sistema hexadecimal (4 bits de salida) si es el
caso. Para el número 7 el resultado de la conversión en binario nos arroja 111

B: ​Un circuito de control con tres entradas y dos salidas.

1:​ Entrada chip select (CS) funciona como la habilitación de la memoria RAM.

2:​ Entrada write enable (WE) para activar la escritura en la memoria.

3:​ Entrada output enable (OE) para activar el envío de datos por el bus.

El requerimiento para este circuito debe tener en cuenta que cuando CS Y WE

están activados, la salida E (escritura)
debe activarse. Si WE está activado, la salida L (lectura) debe permanecer inactiva.
Si CS y OE están activos, la salida L (lectura) debe activarse.
ENTREGA PREVIA 2 SEMANA 5

Actividad a entregar:

Continuando con el proceso de diseño de una memoria RAM, se desea diseñar y

montar en Logisim los siguiente:

1. Una celda de almacenamiento de un bit para una memoria RAM utilizando

cerrojos (latches).
2.​ Utilizando la celda de un bit, montar una celda de 4 bits (nibble).
3.​ Utilizando el byte, montar 4 bytes consecutivos.
4.​ Montar una matriz de memoria de 64 palabras de 4 bits, es decir de 8 x 8 nibbles,
utilizando los elementos de control de la entrega uno, diseñe un circuito que le
permita la lectura/escritura de los datos de cada una de las celdas.
5. Utilice el decodificador de binario a 7 segmentos diseñado en la primera entrega
para la visualización de los datos.

La entrega consiste de un documento donde se presente el diseño, cálculos,

diagramas,
investigación y demás consideraciones que se hayan tenido para la segunda
entrega. Además,
se debe enviar un archivo de Logisim con los tres sub-circuitos solicitados.

Desarrollo:
 1. Para realizar el montaje de la celda de almacenamiento con cerrojos tipo
latches se tuvo en cuenta la documentación relacionada en el material
adjunto en la semana 5 del curso y se decidió tomar una Tipo D, ya que
cumple con las 4 diferentes combinaciones posibles por bit y tiene una
entrada.

Figura extraída del material semana 5, donde se observa la tabla de funciones y el

circuito para el Latch tipo D

Montaje en Logisim
2. Utilizando la celda de un bit, montar una celda de 4 bits (nibble).

Usando información vista en las sesiones y en el tutorial encontrado en la investigación

Logisim: Examples using a 4-bit adder en la ruta:
https://www.youtube.com/watch?v=Ju3rcpaZ1wo
usamos los circuitos de 1 Bit con Latch tipo D y lo integramos.

Montaje Logisim

3. Utilizando el byte, montar 4 bytes consecutivos

Para simplificar el trabajo previamente creamos un circuito con 1 Byte haciendo uso de 2
celdas de almacenamiento de 4 bit (Nibble). Añadiendo dos Pines de 8 bits (ENTRADA Y
SALIDA) asi como una entrada WE.

Montaje Logisim
 Montaje Logisim

4. Montar una matriz de memoria de 64 palabras de 4 bits, es decir de 8 x 8

nibbles, utilizando los elementos de control de la entrega uno, diseñe un
circuito que le permita la lectura/escritura de los datos de cada una de
las celdas

Se crea una matriz de memoria de 8x8 usando la unidad de memoria de 1 byte, Se usan los
elementos de control de la primera entrega para permitir leer y escribir en la memoria y se
usa un multiplexor 8x1 para elegir la salida de lectura,la siguiente figura muestra el circuito
diseñado.
Montaje Logisim
 5. Utilice el decodificador de binario a 7 segmentos diseñado en la primera
entrega para la visualización de los datos.

Por último, se adaptan dos Decos de Binario a 7 segmentos y dos displays para poder
visualizar los datos. Se añade un pin de Entrada x8 y los controles OE, CS, WE así como un
pin x3 para el direccionamiento de la memoria.

Montaje Logisim

Bibliografía

Tablas de verdad:
http://hyperphysics.phy-astr.gsu.edu/hbasees/Electronic/truth.html

Conteo Binario:
http://aprendedisenologico.blogspot.com/2009/01/conteo-binario.html

Mapas de Karnaugh
http://www.dma.fi.upm.es/recursos/aplicaciones/matematica_discreta/web/karnaugh/metodo
kar.htm

Circuitos de Control:
http://recursostic.educacion.es/secundaria/tecnologia/controladora/contenido/Descripcion/Es
quemas_Electricos/Circuito_control/circuito_control.htm

Circuito Conversor:
https://www.rinconingenieril.es/conversor-analogico-a-digital-adc/

Referencia de informacion:
https://www.studocu.com/es/document/politecnico-grancolombiano/sistemas-digitales/inform
e/primera-entrega-sistemas-digitales/4411148/view
Latches and Flip-Flops 1 - The SR Latch:
https://www.youtube.com/watch?v=-aQH0ybMd3U

Logisim D/J-K 1.0 Biestable:

http://www.cburch.com/logisim/docs/2.1.0-es/libs/legacy/flipflops.html