Scribd Logo
Cargar

¡Te damos la bienvenida a Scribd!

  • Registros

    Cargado por

    Giordano Brito Rodriguez
    5 vistas7 páginas
    El documento describe un circuito digital secuencial que cuenta los flancos de subida de un reloj. Tiene 4 salidas (O0, O1, O2, O3) que indican el estado del contador en cada flanco. Cada flanco hace que el estado actual pase al siguiente.

    Descripción original:

    Título original

    registros

    Derechos de autor

    © © All Rights Reserved

    Formatos disponibles

    PDF, TXT o lea en línea desde Scribd

    ¿Le pareció útil este documento?

    ¿Este contenido es inapropiado?

    Denunciar este documento
    El documento describe un circuito digital secuencial que cuenta los flancos de subida de un reloj. Tiene 4 salidas (O0, O1, O2, O3) que indican el estado del contador en cada flanco. Cada flanco hace que el estado actual pase al siguiente.

    Copyright:

    © All Rights Reserved
    Descargue como PDF, TXT o lea en línea desde Scribd
    Marcar por contenido inapropiado
    5 vistas7 páginas

    Registros

    Cargado por

    Giordano Brito Rodriguez
    El documento describe un circuito digital secuencial que cuenta los flancos de subida de un reloj. Tiene 4 salidas (O0, O1, O2, O3) que indican el estado del contador en cada flanco. Cada flanco hace que el estado actual pase al siguiente.

    Copyright:

    © All Rights Reserved
    Descargue como PDF, TXT o lea en línea desde Scribd
    Marcar por contenido inapropiado
    de 7

    + *- * + .

    +
    ; - 8 * 4+ > .+ .1 +
    * 4+ 4 E> - - 4+ - , 8 1
    .+ ;8 > . + > 4E / +
    - 8 .+ ;8 * 4+ > .+
    .1 + > " - 4+ , *
    + >8 -+ - / - 4+ - + ? "
    * 8 4+ - A8 ;+ * 5*

    Init

    clk

    O0
    O1
    O2
    O3

    # . + - " 4+ - * *
    1 , * - 8 * - : * .
    * * - " *1 + -
    *- *

    + - 1 4+ : . *
    ,+ * * 7 + & + 8 + 4+ + * -+
    . 4+ - - *

    . -+ , ,+ * 8 - *
    7

    . , +
    , +

    . -

    . -

    . - -

    ? - * + . 8 * 4+ 8
    . + - 4+ 8 + 8 +
    4+ 1 * - . ? + . 4+
    /+ 7/ 0 A
    - 8 . - 8+ - 8- 4+
    + *+ 1 * . -
    - .+ * - - - # .
    8 *- 4+ + 5 - 4+ 8 + 8
    " * . ? + .
    - 8 *- 4+ - 8+ - 8 , * 4+ *+ 1 *
    .

    D . 4+ . .5 * ,+ * - + -
    + * !"-* ! " " .& 6 3*" ? , . *
    - . - : * ,+ * "* 7
    :4+

    + + 1 + . ! *+
    .+ , .+

    Salida
    Entrada serie
    serie q3 q2 q1 q0
    D3 D2 D1 D0

    clk

    . - : * 4+ 4+
    + - - , ? " . .
    - - 8 + + , * - - - "

    ? " . , .+ 8 4+ 1 , *
    4+ + - + * *
    + / * * 8 + ;+
    - . 8* 4+ - +
    :4+ ;+ - .

    4+ . - , * + 8 :
    6 ;8 8+ - ; - * 8 ( >8
    1 - * ;8 .+ 8
    ( 8 "+ " 8 * ( >8 + - 8
    8 (8 + " * 8 * (8 + - 8
    (>8 4+ 8 + " :8 - / *- + +
    - +

    /+ 7/ 0 M
    B0 ? ? ? ? Inicio

    B1 B0 ? ? ? Despues del flanco


    activo del primer ciclo
    de clk

    B2 Despues del flanco


    B1 B0 ? ? activo del segundo ciclo
    de clk

    Despues del flanco


    B3 B2 B1 B0 ? activo del tercer ciclo de
    clk

    Despues del flanco


    B3 B2 B1 B0 activo del cuarto ciclo de
    clk

    + - * * ? 4+ + 4+ -
    - * * 8 (>8 - .5 ;8 4+ 4
    5 * 8 - (> 8 + .
    .+ , .+ + - + ;

    ? B3 B2 B1 B0 Primer ciclo de reloj


    B0 Lectura del bit B 0

    ? ? B3 B2 B1 Segundo ciclo de clk


    B1 Lectura del bit B 1

    Tercer ciclo de clk


    ? ? ? B3 B2 Lectura del bit B 2
    B2

    Cuarto ciclo de clk


    ? ? ? ? B3 Lectura del bit B 2
    B3

    " 8- * 4+ . -
    - + . - : * . - : *
    :4+ + + , * * *1 4+ +
    /+ 7/ 0 >
    + + :4+ .
    > 8 84

    "-* ! $ " ! "!*" ( &* . ! &"&

    .+ , .+ *+ + + 1 + .
    - ! / .+ 4+ - 8 + . - : *

    Entrada
    serie q3 q2 q1 q0
    D3 D2 D1 D0

    clk

    O3 O2 O1 O0
    Salida
    paralelo

    - * + * * 4+ - +
    + 8 " 4+ . - 6 ;- * +
    8 *- -

    "-* ! $ " ! . ! &"& ( &* "!*"

    .+ , .+ + + + 1 + .
    Entrada
    paralelo
    A3 A2 A1 A0
    Load
    C.C. C.C. C.C. C.C.

    Cl Pr Cl Pr Cl Pr Cl Pr
    D3 q3 D2 q2 D1 q1 D0 q0 Salida
    serie

    clk

    Load A3
    &

    &

    Cl Pr

    /+ 7/ 0
    - * + .+ - 8 - 4+
    4+ 8 +
    .+ ? *- + 4+ . - : * + " *
    /4+ * , - + 8 4+ : + 1 "

    + - 8 /8 . 1 *+ 1 *
    4 , .+ . + - * . 8+
    ? ; + + + - +
    - * . + ? 6 + + * 8
    , * - -+ / + " 8 4+
    ,+ 8 /8 6 + 5 *
    1 >8 1 8 + ? E 8 / E>8
    " / E 8 " 8 8 + + > + - " *
    G 3 - + + 4+
    + . 8 * - + * *

    ! . - -

    .+ , .+ + + + + . - !

    Entrada
    paralelo

    q3 q2 q1 q0
    D3 D2 D1 D0

    clk

    O0 O1 O2 O3
    Salida
    paralelo

    * " 8 - - - " ; +. -
    - , + + - . 8 * * C *
    /D G8 + 4+ - 4+ -+ 6
    - - ,

    ? 6 9" >8 -+ *+ 1 * ?
    9" 8 * , * -+ 4+ *+ *- - +

    "-* ! */"! &

    /+ 7/ 0
    # . + " 4+ 4+ , * + + -
    * -

    ; *- 7 6 + . + " ! 4+ . .+ - 7
    - : * 8 - : * :4+ 8 . -

    + - 8 - : * :4+ 8
    , : * 4+ . -+
    ?+- . * 4+ . D * + !
    - : *1 % - 4+ -
    + 4+ 6 . 4+ 4+ " * , * 1
    4+ - *- * - 4+ + 4+
    , * - . . 8 8 +
    * / . + - 8
    " , ? 8 ?>8 * *+ .+

    RIN 4 LIN
    Clear
    S1 REG[4]
    S0

    4
    ROUT
    LOUT

    ? ?> %-
    >> ?G - : *
    >
    > % G
    ?G - : * :4+

    + . - 8 . - +
    + - 8 . - +
    + $ + 8 . - 8 8 + -
    + $ + :4+ 8 . * C - 8 + / *1
    ;

    ? ? ?>E>>8 - : * 8 + .
    +- . + :4+ > +
    E
    E4
    E4
    >E 4
    N + 1, * - 4>

    /+ 7/ 0
    ? ? ?>E> %- 8 " 4+ .
    - . . * * (>8( 8( (

    E(
    E(
    E(
    >E(>

    ? ? ? >E > % 8

    E4
    E4
    E4
    >E 4>

    4+ - , *

    ? ? ? >E - : * :4+ 8

    E4
    E4
    E 4>
    >E
    N + 1, * - 4

    + 4+ 8 % 2> " 4 2>

    . - * 4+

    E ? Q?>Q L ? Q?> ( L ? ?>Q4 L ? ?> 4


    E ? Q?>Q 4 L ? Q?> ( L ? ? >Q 4 L ? ?> 4
    E ? Q?>Q 4 L ? Q?> ( L ? ? >Q 4 L ? ? > 4>
    >E ? Q?>Q 4 L ? Q?> (> L ? ? >Q 4 > L ? ?>

    ? + - + ' + + " - " - . * 8 - /


    / I + + + 8 " 4+
    - 4+ + 4 + - . * +
    -+ - . * # I - * *- * ,+
    *+ * + + 5* 4+ -
    - - -

    /+ 7/ 0 !

    También podría gustarte