I.T.

ESCUELA INDUSTRIAL SUPERIOR

PEDRO DOMINGO MURILLO
CARRERA DE INFORMATICA INDUSTRIAL

SDL 200 SISTEMAS DIGITALES Y LABORATORIO

LABORATORIO N° 1
COMPUERTAS LÓGICAS DIGITALES

ESTUDIANTE:

1. LOZA YUGRA ABEL

FECHA: 24 DE FEBRERO 2022

LA PAZ - BOLIVIA
 COMPUERTAS LÓGICAS DIGITALES

1.1. OBJETIVO

 Reconocer y manipular los circuitos integrados digitales de las compuertas

lógicas convencionales y comprobar el funcionamiento de cada una de las
compuertas alimentadas con corriente continua y señales de prueba.

1.2. FUNDAMENTO TEORICO

Las compuertas lógicas, son dispositivos traducidos en circuitos electrónicos

conformados internamente por transistores que se encuentran con arreglos
especiales con los que otorgan señales de voltaje como resultado o una salida de
forma booleana, están obtenidos por operaciones lógicas binarias (suma,
multiplicación). También niegan, afirman, incluyen o excluyen según sus
propiedades lógicas. Estas compuertas se pueden aplicar en otras áreas de la
ciencia como mecánica, hidráulica o neumática.

Existen diferentes tipos de compuertas y algunas de estas son más complejas,

con la posibilidad de ser simuladas por compuertas más sencillas. Todas estas
tienen tablas de verdad que explican los comportamientos en los resultados que
otorga, dependiendo del valor booleano que tenga en cada una de sus entradas.

Trabajan en dos estados, "1" o "0", los cuales pueden asignarse a la lógica
positiva o lógica negativa. El estado 1 tiene un valor de 5v como máximo y el
estado 0 tiene un valor de 0v como mínimo y existiendo un umbral entre estos dos
estados donde el resultado puede variar sin saber con exactitud la salida que nos
entregara. Las lógicas se explican a continuación:

I.T. EISPDM-INF IND Ing. Hugo Choque A.

La lógica positiva es aquella que con una señal en alto se acciona, representando
un 1 binario y con una señal en bajo se desactiva. representado un 0 binario.

1.2.1. COMPUERTA AND

Para la compuerta AND, La salida estará en estado alto de tal manera que solo si
las dos entradas se encuentran en estado alto. Por esta razón podemos
considerar que es una multiplicación binaria.

A Q = A●B

Figura 1.1 Tabla de Verdad, Símbolo y Operación de la compuerta AND

1.2.2. COMPUERTA OR

Para la compuerta OR, La salida estará en estado alto cuando cualquier entrada o
ambas estén en estado alto. Por esta razón podemos considerar que es una suma
binaria no inclusiva.

A
Q=A+B

Figura 1.2 Tabla de Verdad, Símbolo y Operación de la compuerta OR

I.T. EISPDM-INF IND Ing. Hugo Choque A.

1.2.3. COMPUERTA NOT

Para la compuerta NOT, cuando la entrada está en estado alto la salida estará en
estado bajo. Como resultado de la negación.

Q=A’

Figura 1.3 Tabla de Verdad, Símbolo y Operación de la compuerta NOT

1.2.4. COMPUERTA XOR

La compuerta XOR Su salida estará en estado bajo cuando las dos entradas se
encuentren en estado bajo o alto. Al mismo tiempo podemos observar que
entradas iguales es cero y diferentes es uno.

A Q=A B

Figura 1.4 Tabla de Verdad, Símbolo y Operación de la compuerta XOR

1.3. MATERIALES EQUIPOS Y HERRAMIENTAS

MATERIALES

 Protoboard
 Cuatro Resistencias de 220 Ω
 Cuatro LEDS
 Un Circuito Integrado 74LS00
 Un Circuito Integrado 74LS04
 Un Circuito Integrado 74LS08
 Un Circuito Integrado 74LS32
 Un Circuito Integrado 74LS86
 Cables de conexión AWG 24

I.T. EISPDM-INF IND Ing. Hugo Choque A.

EQUIPOS
 Multímetro
 Fuente de Alimentación DC

HERRAMIENTAS
 Alicate de Punta
 Alicate de Corte

1.4. DISEÑO, CALCULOS, DESARROLLO E IMPLEMENTACION

CIRCUITOS LÓGICOS

a. El primer circuito a implementar es correspondiente a la compuerta AND (Chip 74LS08)

b. El segundo circuito a implementar es correspondiente a la compuerta OR (Chip 74LS32)

I.T. EISPDM-INF IND Ing. Hugo Choque A.

 c. El tercer circuito a implementar es correspondiente a la compuerta OR-EX (Chip 74LS86)

d. El cuarto circuito a implementar es correspondiente a la compuerta NOT (Chip 74LS04)

I.T. EISPDM-INF IND Ing. Hugo Choque A.

CIRCUITOS FÍSICOS

a. Circuito Físico con compuertas AND

b. Circuito Físico con compuertas OR

I.T. EISPDM-INF IND Ing. Hugo Choque A.

 c. Circuito Físico con compuertas EX - OR

d. Circuito Físico con compuertas NOT

I.T. EISPDM-INF IND Ing. Hugo Choque A.

1.5. PRUEBAS Y MEDICIONES

a) El primer circuito a implementar es correspondiente a la compuerta AND (Chip 74LS08)

Entrada A / Pin Entrada B/ Pin Salida / Pin Ok/Nok Observaciones

0 0 0 Ninguna
1 0 0 Ninguna
0 1 0 Ninguna
1 1 1 Ninguna

b) El primer circuito a implementar es correspondiente a la compuerta OR (Chip 74LS32)

Entrada A / Pin Entrada B/ Pin Salida / Pin Ok/Nok Observaciones

0 0 0 Ninguna
1 0 1 Ninguna
0 1 1 Ninguna
1 1 1 Ninguna

c) El primer circuito a implementar es correspondiente a la compuerta OR EX (Chip 74LS86)

Entrada A / Pin Entrada B/ Pin Salida / Pin Ok/Nok Observaciones

0 0 0 Ninguna
1 0 1 Ninguna
0 1 1 Ninguna
1 1 0 Ninguna

d) El primer circuito a implementar es correspondiente a la compuerta NOT (Chip 74LS04)

Entrada A / Pin Salida / Pin Ok/Nok Observaciones

1 0 Ninguna
0 1 Ninguna

1.6. CONCLUSIONES

Como se esperaba desde un inicio, con la ayuda de la Hoja de Datos que nos proporciona cada
Chip (circuito integrado) se llegó a demostrar de forma experimental dicha función que cada Chip
desarrolla. También siguiendo el Algebra de Boole (binario) para su demostración matemática.

En la parte experimental no existió inconvenientes, por lo que se los Chips:

 AND (Chip 74LS08)

 OR (Chip 74LS32)
 OR EX (Chip 74LS86)

I.T. EISPDM-INF IND Ing. Hugo Choque A.

  NOT (Chip 74LS04)

Funcionan de manera correcta.

1.7. BIBLIOGRAFIA

 https://www.alldatasheet.com/view.jsp?Searchword=Sn74ls08n%20datasheet&gclid=Cjw
KCAiA9tyQBhAIEiwA6tdCrNkbvJCW5CbfzrI8zQc2R3UItf8fbnvUiSIwI6fT4OZkFa2BRfPh-RoC-
7YQAvD_BwE
 https://www.logicbus.com.mx/compuertas-logicas.php

I.T. EISPDM-INF IND Ing. Hugo Choque A.

1.8. ANEXOS

I.T. EISPDM-INF IND Ing. Hugo Choque A.

I.T. EISPDM-INF IND Ing. Hugo Choque A.
I.T. EISPDM-INF IND Ing. Hugo Choque A.
I.T. EISPDM-INF IND Ing. Hugo Choque A.