 Son circuitos que representan soluciones ya hechas

a una gran variedad de problemas de lógica

combinacional y secuencial.
CIRCUITOS COMPARADORES DE MAGNITUD
Son circuitos que comparan el valor binario de dos
números, proporcionando información de cuál es
mayor, menor, o si ambos son iguales.

Un comparador básico lo constituye la puerta XOR.

a≠b Y=1
a
Y
b a=b Y=0

La comparación de
a1

nº binarios de dos b1
bits: A (a1, a0) y F
B (b1, b0) requiere a0
una XOR adicional. b0

F = 1 si A = B
CIRCUITOS COMPARADORES DE MAGNITUD

Comparador de 4 bits
A0
A1
A2
Compara dos nºs binarios de
A3 4 bits A y B e indica en la
A>B
A>B salida cuál es el mayor, el
A=B
A=B menor o si son iguales, si los
A<B
A<B 4 bits forman parte de un
B0 nº de más bits, las entradas
B1
A>B, A=B y A<B se utilizan
B2
B3
CIRCUITOS COMPARADORES DE MAGNITUD
Comparadores: Extensión de comparadores
a0 A0 a4 A0
a1 A1 a5 A1
a2 A2 a6 A2 Comparación de dos
a3 A3 a7 A3 nº de 8 bits:
0 A>B A>B A>B
1 A=B A=B A=B
A<B A (a7 a6……a0) y
b0 0
A<B A<B
B0 b4 B0
b1 B1 b5 B1 B (b7 b6……b0)
b2 B2 b6 B2
b3 B3 b7 B3

Tabla de funcionamiento
ENTRADAS SALIDAS
A B A> B A< B A= B A> B A< B A= B
A> B X X X 1 0 0
A< B X X X 0 1 0
A= B 0 0 1 0 0 1
A= B 0 1 0 0 1 0
A= B 1 0 0 1 0 0
CIRCUITOS COMPARADORES DE MAGNITUD
CIRCUITOS DETECTORES Y GENERADORES
DE PARIDAD
Son circuitos MSI que detectan si en la entrada hay un
número par o impar de “unos”, o sea, detectan la paridad de
una palabra digital. Su aplicación principal se basa en la
transmisión y detección de códigos en las comunicaciones
digitales.

Cuando nuestro circuito genere el bit de paridad, funcionará

como transmisor, y cuando tenga que detectarlo, funcionará
como receptor.
CIRCUITOS DETECTORES Y GENERADORES
DE PARIDAD
CIRCUITOS ARITMÉTICOS
Sumador Binario
Es la célula fundamental de todos los circuitos
aritméticos, ya que mediante sumas es posible
realizar restas y con sumas y restas (además de
corrimientos) es posible realizar multiplicaciones
y divisiones.

Medio Sumador (HA)

Un medio sumador es
un sumador capaz de
sumar dos datos de un
sólo bit y producir un
bit de acarreo de
salida.
CIRCUITOS ARITMÉTICOS

Medio Sumador (HA)

a S (suma)
HA

b C
(acarreo)

S = a + b S

C = a.b
a
C
b
CIRCUITOS ARITMÉTICOS

Sumador Completo (FA)

El medio sumador no puede ser interconectado

con otros medios sumadores para formar un
sumador más grande, por ello es necesario
diseñar un sumador que admita otra entrada
aparte de los datos a sumar, es decir, un
sumador de 3 datos de 1 bit, éste es
denominado sumador completo
CIRCUITOS ARITMÉTICOS

Sumador Completo (FA)

Acepta dos bits de entrada y un acarreo procedente de
una etapa anterior y genera una salida de suma y un
acarreo de salida.
a b Cin Cout S
a S S (suma) 0 0 0 0 0
0 0 1 0 1
b FA 0 1 0 0 1
0 1 1 1 0
Cin Cout Cout(acarreo de salida) 1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1

S = (a + b) + Cin
C out = a.b + (a + b) Cin
CIRCUITOS ARITMÉTICOS

Sumador Completo (FA)

S = (a + b) + Cin
C out = a.b + (a + b) Cin
CIRCUITOS ARITMÉTICOS
Sumador Binario de n bits
Los sumadores completos se conectan en cadena para
conseguir sumadores de más capacidad.
A2 B2 A1 B1 A0 B0

C2 Sumador C1 Sumador C0 Sumador C-1

de 1 bit de 1 bit de 1 bit

S2 S1 S0

Se encuentran realizados en C.I. sumadores de 4 bits.

B3 A3 B2 A2 B1 A1 B0 A0
Los acarreos son
+Vcc
internos excepto un 16 1 4 3 7 8 11 10
CE
acarreo de entrada CE 5 13
7483
y otro de salida CS que CS
14 9 12
permiten la conexión 15 2 6

de varios sumadores.
S3 S2 S1 S0
CIRCUITOS ARITMÉTICOS
Sumadores en Circuito Integrado
Algunos sumadores binarios en circuito integrado de la
familia TTL son los siguientes:
 7480 Sumador Completo de 1 bit.
 7482 Sumador Completo de 2 bits.
 7483 Sumador Completo de 4 bits.
 74283 igual al 7483 pero con diagrama de
patitas diferente
CIRCUITOS ARITMÉTICOS
Sumadores - Restador
CIRCUITOS ARITMÉTICOS
Resumen resta en Ca2 (la más utilizada)

(-8)+2 (-2)+(-3) (-2)-(-3)

1000 1110 1110

+ 0010 + 1101 + 0011
1010 -6 1011 -5 0001 +1
C=0 C=1 C=1

Si se modifica el bit de signo, hemos sobrepasado la capacidad (el

resultado necesita mas bits)

El Acarreo (C) no
7+6 (-5)+(-4)
representa nada

0111 1011
+ 0110 + 1100
El resultado no se
1101 ¿Sale 0111 ¿Sale
puede representar
negativo? positivo?
C=0 C=1 con 3 bits.
UNIDAD ARITMÉTICA LÓGICA
Aritmética de los nºs binarios
Las operaciones básicas que realiza una ALU (unidad
aritmético-lógica) son:
 Comparación de nºs (A=B, A>B, A<B)
 Suma
 Resta
 Multiplicación y división
Número Número
A B

ALU
Control

Resultado
R