ESCUELA SUPERIOR POLTÉCNICA DE

CHIMBORAZO

FACULTAD: MECÁNICA
CARRERA: INGENIERÍA DE MANTENIMIENTO INDUSTRIAL

GUÍA DE LABORATORIO DE ELECTRÓNICA DE POTENCIA

PRÁCTICA No. 4

ANÁLISIS MATEMÁTICO Y SIMULACIÓN DEL COMPÒRTAMIENTO DEL

TRANSISTOR JFET

1. DATOS GENERALES:

NOMBRE: (estudiante(s) CODIGO(S): (de estudiante(s)

Darwin Lema 2223

David Moreta 2025
Josué Rodríguez 2337
Juan Vinueza 2622

GRUPO No.: Sala 5

FECHA DE REALIZACIÓN: FECHA DE ENTREGA:

25/07/2021 2/07/2021

2. OBJETIVO:

Mediante el análisis matemático y simulación familiarizar al alumno con el comportamiento

del transistor JFET ante la corriente directa.
3. INSTRUCCIONES

 Comprender los fundamentos del transistor JFET en base a la información presentada en

el siguiente link: https://lizarragablog.wordpress.com/2014/06/17/practica-10-
polarizacion-de-jfet/.
 Realizar la práctica propuesta, utilizando el software Proteus.
 Verificar mediante cálculos matemáticos los datos obtenidos en la simulación del circuito.
3.1 Marco Teórico

3.1.1 Fundamentos
El JFET (transistor de efecto de campo de juntura o unión) es un dispositivo de 3 terminales
que se utiliza para aplicaciones diversas que se asemejan en una gran proporción a los del
BJT.
La diferencia básica entre los 2 tipos de transistores es el hecho de que el transistor BJT es un
dispositivo controlado por corriente, mientras que el transistor FET es un dispositivo
controlado por voltaje.

Figura 1 Transistor BJT Y JFET

Fuente:(Fabiola Lizàrraga, 2014)

En otras palabras, la corriente Ic está en función directa del nivel de IB. Para el FET la
corriente ID está en función del voltaje VGS aplicado a la entrada.
De la misma manera que existen transistores bipolares npn y pnp, hay transistores de efecto
de campo de canal-n y capal-p. sin embargo el transistor BJT es un dispositivo bipolar; el
prefijo bi indica que el nivel de conducción es una función de 2 portadores de carga, los
electrones y los huecos.
el término “efecto de campo” se debe a que para el FET un campo eléctrico se establece
mediante las cargas presentes que controlaran la trayectoria de conducción del circuito de
salida, sin la necesidad de un contacto directo entre las cantidades controladoras (VGS) y
controladas (ID).
3.1.2 Características de los JFET
JFET canal-n.
es un dispositivo de 3 terminales, con una terminal capaz de controlar la corriente (G) de las
otras 3 terminales (D y S). La construcción básica del JFET canal-n se muestra en la siguiente
figura. la mayor parte de la estructura es de material tipo n que forma el canal entre las capas
interiores del material tipo p.

Figura 2 Construcción básica del JFET

Fuente: (Fabiola Lizàrraga, 2014)

La parte superior (Drenaje) e inferior (Source) del canal tipo n se encuentra conectada por
medio de un contacto tipo óhmico. Los 2 materiales de tipo p se encuentran conectados entre
sí y también a una terminal de compuerta (Gate). Por tanto, el drenaje y la fuente se hallan
conectadas a los extremos del canal tipo n y la entrada a las 2 capas de material tipo p.
cuando no hay aplicación de voltaje en las terminales el JFET tiene 2 uniones p-n bajo
condiciones sin polarización. El resultado es una región de agotamiento en cada unión la cual
se asemeja a la región de un diodo sin polarización.
El voltaje de la compuerta VGS es el voltaje que controla al JFET. Así como se establecieron
varias curvas para IC en función de VCE para diferentes niveles de IB para el transistor BJT,
se pueden desarrollar curvas de ID en función de VDS para varios niveles de VGS para el
JFET. Para el dispositivo de canal-n el voltaje de control VGS se hace más y más negativo a
partir de su nivel VGS=0
 Figura 3 Voltaje de compuerta VGS

Figura: (Fabiola Lizàrraga, 2014)

El efecto VGS aplicado de polaridad negativa es el de establecer regiones de agotamiento

similares a las que se obtuvieron con VGS=0, pero a niveles menores de VDS.

3.1.3 SIMBOLOS
Los símbolos gráficos para el JFET de canal-n y de canal-p se presentan en la siguiente
figura:

Figura 4

Fuente: (Fabiola Lizàrraga, 2014)

Obsérvese que la flecha se encuentra apuntando hacia adentro para el dispositivo de canal-n,
con objeto de representar la dirección con la cual fluiría ID. La única diferencia en el símbolo
es la dirección de la flecha para el dispositivo de canal-p.
3.1.4 Relaciones importantes

3.1.4 Caracteristicas de transferencia

Para el transistor BJT la corriente de salida IC y la corriente de control. IB fueron

relacionadas por β considerada como constante para el análisis que fue desarrollado. Para el
JFET la relación lineal no existe entre las cantidades de salida (ID) y entrada (VGS) .

Figura 5 Grafica de la configuración JFET

Fuente: (Fabiola Lizàrraga, 2014)

La siguiente configuración es una de las pocas configuraciones JFET que pueden resolverse
directamente tanto por un método matemático como uno gráfico.
incluye niveles de ac de Vi y Vo y los capacitores de acoplamiento C1 y C2. Como ya se vio
antes, IG=0, por tanto, VRG=IGRG=(0A) RG=0V. Por tanto, la resistencia se está
comportando como un corto circuito ya que no hay caída de voltaje.
El hecho de que la terminal negativa de la batería esté conectada en forma directa al potencial
positivo definido VGS refleja que la polarización de VGS está colocada de manera opuesta y
directamente a la VGG.
VGG + VGS = 0 ∴ VGS= -VGG
El voltaje drenaje fuente de la sección de salida puede calcularse aplicando LVK:
-VDD +VRD + VDS =0
VDS= VDD – IDRD
O también:
VDS=VD – VS
En donde VS=0, por tanto, VDS=VD y además:
VGS=VG-Vs
VGS= VG – 0 ∴ VGS=VG.

4. ACTIVIDADES POR DESARROLLAR:

 Calcular VGSQ, IDQ, VDS, VD, VG, y VS por el método matemático.

Figura 6 Circuito 1

Fuente: (Fabiola Lizàrraga, 2014)

Datos:
Canal -n
IDSS=10mA
VP= -8V

Para calcular VGSQ

VGS= -VGG
VGS= -1.26V

Para calcular IDQ

IDQ=IDSS(1 – VGS/VP)^2
IDQ=10mA(1- (-1.26V/-8V))^2
IDQ= 7.09mA

Para calcular VDS

VDS=VDD-ID*RD
VDS=16V-(7.09mA)(2.2KΩ)
VDS=0.402V

Para calcular VD
VD=VDS
VD=0.402

Para calcular VG
VG=VGS
VG=-1.26

Para calcular VS
VS=0
 Obtener los parámetros antes mencionados mediante la simulación.

Figura 7 Verificación del voltaje VGD= -1.25

Fuente: (Autor)
 Para IDQ tenemos:

Figura 8 Medición IDQ

Fuente: (Autor)
 Y en VDS
Figura 9 Medición VDS

Fuente: (Autor)
 En Vg

Figura 10 Medición Vg

Fuente: (Autor)
 Y midiendo Vs

Figura 11 Medición Vs

Fuente: (Autor)

 Calcular VGSQ, IDQ, VDS, VD, VG, y VS por el método matemático.

Figura 12 Circuito 2

Fuente: (Fabiola Lizàrraga, 2014)

Datos:
IDSS=10mA
VP= -8V

Para calcular VGSQ

VGS= -VGG
VGS= -4V
 Para calcular ID
IDQ=IDSS(1 – VGS/VP)^2
IDQ=10mA (1- (-4V/-8V)) ^2
IDQ= 2.5mA

Para calcular VDS

VDS=VDD-ID*RD
VDS=20V-(2.5mA) (4KΩ)
VDS=10V

Para calcular VD
VD=VDS
VD=10 V

Para calcular VG
VG=VGS
VG=-4V

Para calcular VS
VS=0

 Obtener los parámetros antes mencionados mediante la simulación. Para VGS:

Figura 13 Medición VGS

Fuente: Autor
 Midiendo ID

Figura 14 Medición ID

Fuente: Autor

 En VDS Y VD se tiene:

Figura 15 Medición de VDS Y VD

Fuente: Autor
 Para VG

Figura 16 Medición VG

Fuente: Autor

 Con VS

Figura 17 Medición VS

Fuente: Autor
5. CONCLUSIONES

 Los valores obtenidos en la simulación son próximos a los valores calculados

debido a que en los cálculos matemáticos no se toma en cuenta los diferentes tipos
de perdidas existentes.
 El transistor JFET es, a diferencia del BJT, un dispositivo unipolar donde la
corriente está formada prácticamente en su totalidad por portadores mayoritarios, y
para su funcionamiento necesita ser alimentado por un voltaje negativo por su
terminal gate(puerta).

6. RECOMENDACIONES

 Se recomienda verificar los terminales de drenador, fuente y puerta de los

transistores al momento de su conexión para así obtener el funcionamiento
correcto y deseado.
 Verificar que los aparatos de medida se encuentren colocados con su debida
polaridad y tipo de corriente respectiva para así evitar lecturas y conexiones
incorrectas.

7. BIBLIOGRAFÍA

L.Boylestad, R. (2009). Electrónica teoría de circuitos y dispositivos electrónicos. México:

Pearson Educación.
Fabiola Lizàrraga. (17 de 06 de 2014). Mi blog de prácticas de electrónica . Obtenido de
https://lizarragablog.wordpress.com/2014/06/17/practica-10-polarizacion-de-jfet/

----------------------------------------------
NOMBRE Y FIRMA DEL DOCENTE
DE LA ASIGNATURA