UNI-FIEE DISEÑO LOGICO DIGITAL CICLO 2021-2

EE-644 M CUARTO LABORATORIO

LATCH, FLIP-FLOPS, MAQUINAS DE ESTADOS FINITOS

Fecha de inicio : 22 de noviembre de 2021

Fecha de finalización : 04 de diciembre de 2021
Duración : Dos (02) semanas

I. OBJETIVOS
1. Comprobar el funcionamiento de los Flip-Flops en Maquinas de Estados Finitos.
2. Diseñar Máquinas de Estados Finitos.
3. Implementar circuitos secuenciales tanto en circuitos discretos como VHDL

II. CUESTIONARIO
1. Compruebe en la herramienta EDA Microcap 12, el funcionamiento de los siguientes
dispositivos de memoria: Latch SET; Latch RESET; Latch SET-RESET, construido con
puertas NOR; Latch SET-RESET, construido con puertas NAND. Latch S-R construido
con compuertas NOR y controlado por compuertas y Latch S-R construido con compuertas
NAND y controlado por compuertas.

Nota: Simular para todos los posibles valores de entrada que muestren de forma apropiada
las salidas esperadas.

2. Para la tabla de estados mostrado, determine:

a) Dibuje el diagrama de estados.
b) Tabla de estados reducida.
c) Implemente el circuito con FF J-K en Microcap 12.
d) Realizar la simulación en Microcap12.

Nota: Las simulaciones deben recorrer todas las posibles transiciones de la máquina de
estados.
3. Utilizando la herramienta EDA Quartus II, diseñe una máquina de estados que reconozca
la secuencia X= 0, 0, 1, 1, 0; con traslape, estableciendo un ‘1’ a la salida Z cuando se
reconozca el último ‘0’ de la secuencia, y ‘0’ en otro caso, con la mínima cantidad de
Pag. 1
 estados. Según el siguiente procedimiento:
a) Implementar la FSM en VHDL tanto en Mealy como en Moore (sin entrada de
reset) y con una entrada de reloj ‘clk’ activado por flanco de subida.
b) Realizar todo el flujo de compilación del proyecto.
c) Realizar la simulación temporal.

Nota: Las simulaciones deben recorrer todas las posibles transiciones de la máquina de
estados.

4. Para el diagrama de estados mostrado, determine:

a) Tabla de estados.
b) Tabla de estados reducida.
c) Implemente el circuito con FF J-K.
d) Halle la secuencia de estados cuando x = 0.
e) Halle la secuencia de estados cuando x = 1.

III. INFORME FINAL

1. Entrega del informe final: semana del 09 de julio de 2021 (según horarios) vía Aula Virtual FIEE.
La entrega es por grupos. Organizar las preguntas por carpetas, incluyendo los archivos de diseño y
simulación.
2. Desarrollar teórico e implementación (a nivel de simulación) de todos los problemas.
3. Resultados experimentales (de las simulaciones) de todos los problemas.
4. Observaciones, conclusiones y recomendaciones.
5. Bibliografía.

DURACION: Dos (02) semanas.

El profesor del curso.

Lima, 22 de noviembre de 2021.

Pag. 2