REPUBLICA DE VENEZUELA

UNIVERSIDAD NACIONAL EXPERIMENTAL POLITECNICA

“ANTONIO JOSE DE SUCRE”
VICE-RECTORADO DE BARQUISIMETO

LABORATORIO I DE CIRCUITOS DIGITALES

PRACTICA N° 3
ELEMENTOS BASICOS DE MEMORIA Y CIRCUITOS DE PULSO

Alumnos: Baptista Carlos

Candotti Keila
Durand Franz
Sección: 2
Profesor: Edgar Guarecuco

Barquisimeto, Noviembre de 1999

 ELEMENTOS BASICOS DE MEMORIA Y CIRCUITOS DE PULSO

OBJETIVOS

 Entender la operación básica de un elemento de memoria (Flip-Flop, “Latch”).

 Estudiar diferentes tipos de elementos básicos de memoria (Flip-Flop).
 Convertir un tipo de Flip-Flop en otro.
 Estudiar diferentes tipos de circuitos utilizados como generadores de pulsos de reloj.
 Estudiar los contadores decádicos y binarios de rizado.
 Estudiar diferentes tipos de Flip-Flops de la serie 74 y 40.
 Estudiar algunos circuitos monoestables y astables.

PREPARACION

Investigue los siguientes aspectos:

1. Flip-Flops. Tipos de Flip-Flops. Temporización de Flip-Flops:

a) Flip-Flops: son dispositivos secuenciales que muestrean sus entradas y cambian sus
salidas solo en tiempos determinados por una señal de reloj y son capaces de
almacenar indefinidamente un bit de información.

b) Tipos de Flip-Flops: los tipos más comunes de flip-flops son:

 Flip-Flop SR (Set-Reset):

S Q S R Qn+1
0 0 Qn
CLK FF 0 1 0
_
1 0 1
R Q
1 1 --
  Flip-Flop JK

J Q J K Qn+1
0 0 Qn
CLK FF 0 1 0
_ 1 0 1
K Q 1 1 Qn’

 Flip-Flop D

D Q D Qn+1
0 0
CLK FF 1 1
_
Q

 Flip-Flop T (Toggle)

T Q T Qn+1
0 Qn
CLK FF
1 Qn’
_
Q

c) Temporización de Flip-Flops

Flip-Flop Maestro-Esclavo: consta de dos cerrojos uno denominado maestro y el

otro esclavo. Además, dispone de las puertas de entradas de datos (S y R) y de un
segundo conjunto de puertas de acoplo, cuya habilitación permite que el dato del
cerrojo maestro se transfiera al esclavo. Las señales de reloj aplicadas a las
puertas de entrada y de acoplo son complementarias. Cuando la señal de reloj
habilita las puertas de entrada, los datos de los terminales S y R se graban en el
cerrojo maestro; sin embargo, cuando se habilitan las puertas de entrada, las de
acoplo se inhabilitan para que no haya transferencia del maestro al esclavo.
Durante la habilitación de las puertas de acoplo (lo que coincide con la transición
negativa del pulso), el dato se transfiere del maestro al esclavo, pero como ahora
están inhabilitadas las puertas de entrada, no se graban nuevos datos en el
maestro.

Y
S Q
FF FF
CLK
Maestro _ Esclavo _
R Y
Q

CLK

El flanco de subida habilita la

S entrada del maestro y el flanco de
bajada habilita la entrada al esclavo,
Y con lo cual la transición de la salida
ocurre en el flanco de bajada.
Q

Flip-Flop Disparado por Flanco: el flip-flop disparado por flanco responde solo al
dato de entrada presente inmediatamente antes de la transición de disparo de la
señal de reloj (generalmente es el flanco negativo). El flip-flop disparado por
flancos resuelve el problema de captar unos que se presenta en los flip-flop
maestro-esclavo, en el cual la salida puede cambiar con cualquier perturbación o
ruido presente en la entrada durante el tiempo de activación del maestro.

Investigue sobre las Unidades:

 7473: Flip-Flop JK dual; cada flip-flop esta diseñado para que cuando el reloj
vaya de cero a uno, las entradas estén habilitadas y los datos sean aceptados,
 los datos de la entrada son transferidos a la salida en el pulso negativo del
reloj, cada flip-flop tiene una entrada reset.

_ _

Gnd
J1 Q1 Q1 K2 Q 2 Q 2
VCC = 5V ICC = 6mA
VIHmin = 2V VILmax = 0,8V
VOHmin = 3,5V VOLmax = 0,5V 7473
IOL = 8A

Clear2
Clear1
CP1 K1 VCC CP2 J2

 7474: Flip-Flop D dual; con entrada de reset directa activa en bajo, la entrada
es transferida a la salida en la transición positiva del pulso de reloj, las
entradas clear y set son independientes del reloj, si clear y set son
simultáneamente cero hace que Q y Q' estén en alto.

_
VCC C2 D2 CP2 S2 Q2 Q2
VCC = 5V ICCmax = 16A
VIHmin = 2V VILmax = 0,8V
VOHmin = 2,7V VOLmax = 0,5V 7474
IOH = -1A IOL = 20A

C1 D CP S Q Q Gnd
1 1 1 1 1

 7476: Flip-Flop JK Dual con Set y Clear; está diseñado para que las entradas
estén habilitadas cuando el clock pase de 0 a 1, los datos son transferidos a la
salida cuando el reloj va de 1 a 0; si clear y set están simultáneamente en bajo
hace que Q y Q' estén en alto.
Gnd

_ _
VCC = 5V ICCmax = 6mA K1 Q1 Q1 K2 Q2 Q2 J2
VIHmin = 2V VILmax = 0,8V
VOHmin = 2,7V VOLmax = 0,3V
7476
IOH = -0,4A IOL = 8mA

_ _ _ _ _ _
CP1 S1 C1 J1 VCC CP2 S2 C2
  74107: Flip-Flop JK Dual; las salidas cambian en la transición de 1 a 0 del reloj,
el 74107 es similar al 7473, pero el consumo de potencia de los pines es mayor.

 74109: Flip-Flop JK Dual; que se dispara con el flanco positivo del reloj y la K es
activa en bajo, este JK esta diseñado para operar como un tipo D si se conectan
J y K juntas, son dos flip-flop de alta velocidad.

_ _ _ _
VCC CD2 J2 K2 CP2 SD2 Q2 Q2
VCC = 5V ICCmax = 17mA
VIHmin = 2V VILmax = 0,8V 74109
VOHmin = 2,7V IOH = -1mA
VOLmax = 0,5V IOL = 20A _ _ _ _
CD1 J1 K1 CP1 SD1 Q1 Q1 Gnd

2. Conversión de un Flip-Flop en Otro:

a) Flip-Flop JK a flip-flop D.

J
D Q

CLK FF
_
Q
K

b) Flip-Flop JK a flip-flop T.

J
T Q

CLK FF
_
Q
K
 c) Flip-Flop SR a flip-flop D.

S
D Q

CLK FF
_
Q
R

d) Flip-Flop D a JK.

K
D
Q
J
FF
_
CLK Q

3. Entradas Asincrónicas de los Flip-Flops: Reset (Clear) y Preset.

Se llaman reajuste directo y despeje directo, afectan al flip-flop en un valor

positivo (o negativo), de la señal de entrada sin necesidad de un pulso de reloj, estas
entradas son útiles para conducir todos los flip-flop a un estado inicial antes de su
operación temporizada. Ejemplo: el interruptor de despeje (clear) limpia todos los flip-
flop en forma asincrónica (sin necesidad de un pulso de reloj) y sin importar cuales sean
las entradas.

4. Contadores Decádicos y Binarios de Rizado (7490, 7492, 7493).

 7490: Puede ser usado como:

 a) Contador de Décadas BCD (8421): la entrada CP 1’ se conecta externamente a la
salida Q0, la entrada CP0’ recibe la señal del reloj y se produce una secuencia de
conteo BCD.
b) Contador que Divide por Diez: La salida Q 3 se conecta a CP0’, la señal de entrada
es aplicada a CP1’ y a la salida Q0 se obtiene la onda divida por diez.
c) Contador que Divide por Dos: No necesita conexiones externas, la salida del
primer flip-flop divide por dos, CP0’ es la entrada y Q0 la salida.
d) Contador que Divide por Cinco: La entrada CP1’ es usada para obtener un divisor
por cinco y Q3 es la salida.
_
CP0 NC Q0 Q3 Gnd Q1 Q2

7490

_
CP1 MR1 MR2 NC VCC MS1 MS2

 7492: Puede ser usado como:

a) Contador que Divide por Doce: CP1’ se conecta externamente a la salida Q0, la
entrada CP0’ recibe la señal de reloj y la salida Q 3 produce una onda de salida
simétrica dividida por doce.
b) Contador que Divide por Dos y por Seis: No necesita conexiones externas, la
salida del primer flip-flop divide por dos, CP 0’ es la entrada y Q0 la salida. Si la
entrada es CP1’ a la salida Q3 se obtiene la señal dividida por seis.

_
CP0 NC Q0 Q1 Gnd Q2 Q3

7492

_
CP1 NC NC NC VCC MR1 MR2
  7493: Puede ser usado como:

a) Contador de Rizo de Cuatro Bits: Q0 se conecta con CP1’, CP0’ es la entrada y

simultáneamente las divisiones por dos, cuatro, ocho y dieciséis son tomadas de
Q0, Q1, Q2 y Q3.
b) Contador de Rizo de Tres Bits: CP1’ es la entrada, las divisiones por dos, cuatro
y ocho son tomados de Q1, Q2 y Q3.

_
CP0 NC Q0 Q3 Gnd Q1 Q2

7493

_
CP1 MR1 MR2 NC VCC NC NC

5. Disparador de Schmitt. Investigue en el manual las características de los circuitos

integrados: 74LS13, 74LS14, 4093, 4583, 4106, 4584.

 74LS13 y 74LS14: Contienen compuertas lógicas inversoras, aceptan señales

estándar TTL y proveen señales externas de salida estándar TTL, son capaces de
transformar una señal de entrada definida dentro del rango, en una señal de salida
libre de interferencia, adicionalmente tienen gran margen de ruido, mas que los
inversores convencionales.
Cada circuito contiene un Schmitt Trigger seguido por un nivel Darlington y una
salida TTL totem-pole, la histeresis entre el flanco positivo y el flanco negativo en
la entrada es de 800 mV y es determinado por las resistencias internas, la
temperatura y por los rangos de tensión. El CI 74LS13 tiene dos compuertas
NAND de cuatro entradas y el 74LS14 contiene seis inversores.

 4093: Es un CI de cuatro compuertas NAND de dos entradas de tecnología CMOS,

cada circuito tiene una entrada Schmitt Trigger, la alimentación V DD está entre 3 y
15V, su señal de salida está libre de interferencias y tiene un menor margen de
ruido.

 4583: Es una compuerta de tecnología CMOS con entrada Schmitt Trigger, es una
NAND dual de cuatro entradas, con la alimentación V DD entre 3 y 18V.
  40106: Contiene seis compuertas lógicas inversoras de tecnología CMOS
hexadecimales con circuito de entrada Schmitt Trigger.

6. Investigue sobre las siguientes unidades: LM555, 74121, 74123, 4528, 4538.

 LM555: Temporizador; consta de dos comparadores, un flip-flop y un transistor,

tiene un encapsulado de ocho pines, uno de tierra, uno de alimentación y seis de
conexiones externas, puede usarse como monoestable (para retardos de tiempo) o
como astable (como reloj). El tiempo viene dado por las resistencias externas y el
condensador.

VCC Descarga Umbral Voltaje de Control

LM555

Gnd Disparador Salida Reset

 74LS121: Multivibrador Monoestable; con entrada Schmitt Trigger, viene en un

encapsulado de catorce pines.

Vcc NC NC Rx/Cx Cx Rint NC

74LS121

Q NC A1 A2 B Q Gnd

 74LS123: Multivibrador Monoestable Redisparable; esta formado por dos

multivibradores. El tiempo de disparo esta dado por la ecuación:
_ _
Vcc 1Rx/Cx TW1Q
=K.Rx2Q
1Cx .Cx 2CLR 2B 2A

donde 5K  Rx  260K y Cx  1nF. El valor de K depende del valor del

condensador. Para Cx=1F, K=0,3.

74LS123

_ _
1A 1B 1CLR 1Q 2Q 2Cx 2Rx/Cx Gnd
7. Describa el funcionamiento de los siguientes circuitos y realice gráficas para cada uno
de ellos.

a) El circuito es un Latch SR y su funcionamiento se analiza gráficamente.

_
S Q S

R
_
_ Q
Q X X
R

b) El funcionamiento del circuito se analiza gráficamente

A A
C

D
C

B D
c) Cuando el SW está abierto, el capacitor esta cargado a Vcc y la señal de salida es
un nivel Bajo (inversión de la señal de entrada). Cuando se cierra el SW, el
capacitor se descarga rápidamente a través de la resistencia de 100 y la salida
pasa a un nivel Alto. El capacitor comienza a cargarse con una constante de tiempo
=R1.C1 hasta que en un tiempo T, la entrada pasa el voltaje umbral superior (V T+) y
la salida pasa nuevamente a un nivel Bajo. El circuito actúa como un eliminador de
rebote, donde el ancho de pulso de salida viene dado por:

T=*Ln(VCC/(VCC – VT+))

Vcc

R1
SW1
7414
Vo
VT+
100 
C1
0
T

VOH

VOL

d) El circuito funciona como un generador de tren de pulsos (astable), con una

constante de tiempo =R.C, esto es posible debido a que el inversor tiene una
entrada Schmitt Trigger.

Vc
7414
VT+
Vo
VT-

VOH
R
C
VOL
 e) El circuito tiene las características de un monoestable inversor con un tiempo de
desactivación dado por:

T=*Ln(VOH/VIL)

VCC

Vo VR V
OH

C VIL
R
VOH

VOL

f) El circuito actúa como un oscilador

Vo

C Vo

R
VC

8. Realice tablas de funcionamiento de los circuitos a) y b). Renombre las entradas y

salidas en el circuito b) con nombres mas apropiados a su función.

Para el circuito de la figura (a) S’ R’ Qn+1

se tiene: 0 0 --
0 1 1
1 0 0
1 1 Qn
 Para el circuito de la figura (b) A B Cn+1 Dn+1
se tiene: 0 0 0 1
0 1 0 0
1 0 Cn Cn’
1 1 1 0

La entrada A seria un Reset activo en Bajo (R’) y la entrada B un Set activo en Alto
(S). La salida C corresponde con Q y la salida D con Q’.

9. Calcule los elementos para los circuitos c) y e) para que entreguen en las salidas un
pulso de 100 milisegundos. Calcule los elementos para el circuito d) para obtener una
frecuencia de 50 KHz.

 Para (c): T = 100s; VCC = 5V; VT+ = 1,6V

 = R*C = T/Ln(VCC/(VCC-VT+)) = 259,29ms
sea C = 1F  R = 270K

 Para (e): T = 100s; VOH = 3,5V; VIL = 0,8V

 = R*C = T/Ln(VOH/VIL) = 67,75ms
sea C = 100F  R = 680

 Para (d): f = 50KHz; T = 20s; VOH=3,4V; VOL = 0,35V; VT+ = 1,6V; VT- = 0,8V
 = R*C = T/[Ln((VOH – VT-)/(VOH – VT+)) + Ln((VOL – VT+)/(VOL – VT-)] = 14,39s
sea C = 100nF  R = 150
10. Diseñe un contador binario de rizado de cuatro bits con flip-flops J-K. Utilice el CI
7476 o 7473. El circuito deberá tener una entrada de borrado.

Vcc

GND
x x x x

7473 7473
_
CLK

Vcc
____
CLEAR

Q0 Q1 Q2 Q3

11. Diseñe un circuito divisor de frecuencia utilizando contadores 7490. El circuito

tendrá una entrada de 60 Hz y a la salida 1 Hz.

Vi GND

Vo
x x x x x

7490 7490

x x

GND

Vcc
12. Diseñe un circuito eliminador de rebote de contacto utilizando un latch R-S.

Para R1 = R2 = 330

Q
R1
GND VCC
R2
Q

13. Diseñe un multivibrador astable con el C.I. 555 cuya frecuencia sea 1 Hz. y tenga un
ciclo útil mayor del 60 %. ¿Qué cambios haría al circuito para que el ciclo útil sea del
50 %?.

VCC

T1 = 0,695 (R1+R2)C
R1 8 4 T2 = 0,695 R2C
7 3
R2 555 T = 0,695 (R1+2R2)C
D 6 Salida
f = 1/T = 1,44/[(R1+2R2)C]
2
C 1 5 CU% = T1/T = (R1+R2/R1+2R2)*100%

0,01F

Como CU%  60%, entonces se elige: CU% = 75%

R1 + R2 = 0,75*(R1 + 2R2)  R1 = 2R2

 T = 0,695(R1 + 2R2)C = 2,78R2C
Para f = 1Hz  T = 1s
 R2C = 359,7ms
sea: C = 100F  R2 = 3,59K (3,6K) y R1 = 7,19 (7,5K)
 Para un ciclo útil del 50% debe hacerse R1 = R2 y se debe colocar un diodo
rectificador en paralelo con R2 como se muestra en la figura anterior.

14. Diseñe un multivibrador monoestable con el C.I. 555, con un ancho de pulso de 5
milisegundos. Realice lo anterior usando un 74121 o 74123.

VCC

10K T = 1,1 RAC

RA 8 4
7 Si T = 5ms y C = 1F entonces:
2 In
6 555
3 RA = 4,54K (4,7K)
Out
C 1 5

0,01f
ACTIVIDADES DE LABORATORIO

PARTE I: Monte los circuitos (d) y (e) de la preparación y compruebe su funcionamiento.

Compare sus resultados teóricos con los obtenidos en la practica.

 Circuito (d): Astable; los resultados prácticos de este circuito concordaron muy bien
con los resultados esperados por la teoría, el CU% estuvo cercano al 24% y la
frecuencia se pasaba de los 50KHz por unas decenas de Hz. No fue necesario cambiar
ninguno de los valores calculados.

 Circuito (e): Monoestable inversor; Aunque fue difícil la correcta observación del
pulso en el osciloscopio ya que el tiempo de activación era muy pequeño, el circuito
funcionó de manera conforme a lo esperado.

PARTE II: Monte el contador binario diseñado y compruebe su funcionamiento

colocándole a la entrada del reloj:

Nota: Se monto el circuito diseñado en la parte 10 de la preparación con la incorporación

de cuatro diodos LED rojos (cada LED estaba conectado en serie a una resistencia de
270) en serie con las salidas, para observar el conteo que se debería producirse con
cada pulso de reloj.

 Eliminador de Rebote con Latch: Se monto el circuito diseñado en la parte 12 de la

preparación con la incorporación de un condensador entre la alimentación y tierra de
1F, con el cual se obtuvo que si eliminaba los rebotes, ya que se producían cambios de
un solo número cuando se producía un pulso en la entrada con el pulsador. Al principio
(sin el condensador) se producían saltos en la cuenta con un solo toque del pulsador, el
condensador hace el papel de una pequeña fuente y elimina las variaciones
momentáneas de la fuente.

 Circuito (c): Eliminador de Rebote con Schmitt Trigger; Se obtuvo que también se
eliminan los rebotes, ya que se producían cambios de un solo número cuando se
producía un pulso en la entrada con el pulsador. Resulto el más consistente de los
circuitos de conteo por activación manual (con el pulsador), no fue necesario el
condensador entre la fuente y tierra.

 MVB Monestable con 555: Se monto el circuito monoestable y se obtuvo que

funcionaba sin ningún problema.
 MVB Astable con 555: Se monto el circuito astable y se obtuvo que se producía el
conteo sucesivo (terminaba y volvía a comenzar), el cual aumentaba con cada flanco de
bajada del astable.

 Pulsador NA (Normalmente Abierto): Se monto el pulsador NA a la entrada del

contador y se obtuvo que se producían conteos de varios números para un solo toque
del pulsador; esto demostró que por cada pulso mecánico se producían una gran
cantidad de pulsos eléctricos secundarios o de rebote.

PARTE III: Monte el circuito divisor de frecuencia y compruebe su funcionamiento.

Se monto el circuito diseñado en la parte 11 de la preparación y se comprobó, su

funcionamiento con una señal cuadrada de 60 Hz. El divisor funcionó correctamente, se
obtuvo en la salida del mismo una frecuencia de 1 Hz, es decir, dividió la frecuencia de
entrada en 60 por lo que a la salida se obtenía un pulso cada vez que por la entrada
pasaban 60 pulsos. Al principio obteníamos una frecuencia de un poco mas de 1Hz debido
a que el ultimo contador estaba conectado para dividir entre 9 y no entre 10 lo cual fue
arreglado finalmente.

RESPUESTAS A LAS PREGUNTAS

1. Explique brevemente a que se debe que un flip-flop de disparo por flanco responda
únicamente en el flanco.

El flip-flop solo responde en el flanco, ya que el mismo funciona como un detector de

flanco, basándose en los cambios de tensión que se puedan producir en la entrada del
mismo, tanto de 0 a 1 como de 1 a 0. La detección de la señal en el flanco se debe al
aprovechamiento de los tiempos de retraso de las compuertas que componen el flip-flop y
no importa que tan ancha sea la señal de reloj, esta se retrasa por una compuerta y luego
se puede decir que se multiplica por la señal original obteniéndose al final un pequeño
pulso del ancho del tiempo de propagación de una de las compuertas.

2. ¿Qué es un monoestable redisparable?

Un monoestable redisparable, es un circuito monoestable que puede comenzar su

tiempo T (activación) en el estado inestable sin necesidad de estar en el estado estable,
es decir que si el monoestable ya ha recibido un pulso que lo activo a su estado inestable
y todavía no ha transcurrido el tiempo T para que regrese a su estado estable, este
puede recibir un pulso en la entrada y este circuito tardara en el estado inestable todo el
tiempo T desde el momento en que recibió el segundo pulso.

3. ¿Qué cambios realizaría a la configuración básica monoestable con 55 para que pueda
funcionar como redisparable?

Para cambiar la configuración básica de un monoestable con 555 de manera que

funcione como un monoestable redisparable, hay que conectar la entrada con el
condensador que esta en el pin 7 del 555; de esta forma cuando recibe el pulso de
entrada el monoestable, el condensador de la constante de tiempo se descarga y vuelve a
comenzar a cargarse a partir de ese instante.
 CONCLUSIONES Y RECOMENDACIONES

Para el correcto funcionamiento de circuitos digitales que usen pulsadores o

switches se recomienda el uso de un eliminador de rebotes, con lo que se garantiza el
envío de una única señal de activación y no de un tren de pulsos que puede hacer que el
circuito funcione erradamente. Se recomienda el uso de un eliminador de rebote con
inversor Schmitt Trigger.

El uso de un condensador entre la alimentación y tierra es de mucha ayuda para

eliminar las fluctuaciones de voltaje debido a las impedancias parásitas de la línea mas
que todo las inductivas.

Los flip-flops además de servir como unidades de almacenamiento de información

también son usados por sus características para la implementación de contadores
binarios, divisores de frecuencia y hasta como eliminadores de rebote lo que demuestra
su gran utilidad en diferentes circuitos.

La utilización de dispositivos de visualización como los diodos LED´s son de gran

ayuda para comprobar que un circuito funciona correctamente de una manera rápida y
segura sin la necesidad de estar realizando mediciones, además de darle vistosidad al
circuito.