CIRCUITO LÓGICOS DIGITALES (EL214)

Práctica Calificada N° 2
Ciclo 2019-1

Profesor : Javier Barriga Hoyle

Sección : LS32
Duración : 110 minutos (tiempo máximo) Fecha: 19 de junio de 2019
Indicaciones :
• No se puede utilizar apuntes de clase, libros ni separatas.
• Utilice solamente lapicero azul o negro.
• Los errores gramaticales y de ortografía que pudieran hallarse en sus respuestas, se traducirán a
puntaje en contra de su calificación. Sobre esta indicación, no caben reclamos.
• Para su respuesta, solo utilice las páginas que están con recuadros.

1. (4.0 puntos) Marcar verdadero (V) o falso (F) para las siguientes preguntas sobre conceptos de
Flip-Flops, máquinas de estado y contadores. (0.5 puntos c/u)

1.1 Un latch cambia de estado de inmediato, similar a un Flip-Flop. ( F )

1.2 Un contador asíncrono MOD 7, tiene secuencias 0-1-2-3-5-4-6-0-1-2... ( F )
1.3 Una máquina de MEALY sólo depende de sus entradas del F/F y salidas. ( F )
1.4 La entrada CLK (reloj) NO afectará la salida del F/F cuando las entradas PRESET y ( F )
CLEAR están en el estado “1”.
1.5 Un contador MOD1800, se puede implementar con 3 C.I 74LS93. ( V )
1.6 Un procesador de 32 bits tiene sus registros de 32 bits. ( V )
1.7 Un registro es la unión de varios biestables tipo D. ( V )
1.8 El F/F T es ideal para realizar circuitos de contadores síncronos y asíncronos ( V )

2. (6.0 puntos) Diseñe un circuito que simule el lanzamiento de un dado (ver figura). El circuito
dispone de dos pulsadores A y B, cuando se pulsa A, el circuito secuencial genera los valores del
dado a una frecuencia de 1kHz y cuando se pulsa B, el circuito muestra un valor del dado.
Se pide diseñar el reloj, el circuito secuencial y el tipo de biestable para cumplir con lo solicitado.
La solución del problema debe contemplar diagramas de estado, tablas de transición de estados,
excitadores (JK), salidas, cálculos para la frecuencia solicitada y el gráfico completo del circuito.

a) (4.0 puntos) Diagrama de estados, tabla de estados, ecuaciones de estados usando MOORE,
los cálculos de los componentes para el reloj de 1KHz y el biestable con los pulsadores.
Solución

1
Diagrama de estados

Tabla de transición de estados, excitadores. (las salidas coinciden con los bits de estado) y
ecuaciones de estados.
Ecuaciones de estados

J 2 =I.Q1.Q0
K 2 =I.Q1
J1 =I.Q0
K1 =I.Q 2 +I.Q0
J 0 =K 0 =I

b) (2.0 puntos) Circuito lógico

R4
A 1k

U2:B U7
7

7 13
Q0 A QA
1 12
9 11 Q1 B QB
S

J Q I 2 11
Q2 C QC
6 10
6 D QD
CLK 4 9
BI/RBO QE
5 15
B 12
K Q
10
3
RBI QF
14
R

LT QG
74LS47
8

74LS76
R3
1k
K2

U1:A
2

PULSADORES Y BIESTABLE U4:A 4 15

S

U4:B J2 J Q Q2
1
I
3 4 1
CLK CLK
2 6
Q1 J2
5 16 14
Q0 K2 K Q Q2N
R

74LS08
74LS08
3

74LS76
J1

U4:C
R2 I
9
U1:B
8
7

4.7K
10 U5:A
U3 Q0
1 9 11
S
8

J1 J Q Q1
74LS08 3
K1
4 3 2 6
VCC

R Q CLK U4:D CLK CLK

7 12 74LS32 12 10
DC I K1 K Q Q1N
R

11
5 13
CV Q2
8

R1 74LS76
5k 74LS08
GND

2 6
TR TH U2:A
2
1

C1 555 4 15
S

I J Q Q0
10nF CIRCUITO SECUENCIAL 1
CLK CLK
16 14
RELOJ I K Q Q0N
R
3

74LS76

2
3. (5.0 puntos) En un osciloscopio se observa el siguiente comportamiento de un FF disparado
en los flancos positivos. Implemente el circuito secuencial usando FF tipo T. OBS: En su
solución deberá mostrar la tabla de estados, ecuaciones de estados y el circuito lógico.
CLK

Q1

Q0

Solución
a) (3.0 puntos) Tabla de estados y ecuaciones de estado. Usar F/F tipo T.

ESTADO ESTADO SIGUIENTE SALIDAS ENTRADAS FF-T

PRESENTE X=0 X=1 X=0 X=1 X=0 X=1
Q1 Q0 Q1t Q0t Q1t Q0t Z Z T1 T0 T 1 T0
0 0 1 1 0 1 1 0 1 1 0 1
0 1 1 0 0 0 0 0 1 1 0 1
1 0 1 0 1 1 1 0 0 0 0 1
1 1 0 0 0 1 1 1 1 1 1 0

Luego, ordenamos la tabla de estados para aplicar Mapa de Karnaugh:

T0 = Q1’ + X.Q0´+ X’.Q0

T1 = X’. Q1’ + Q1. Q0
Z = X’.Q0´ + Q1. Q0

b) (2.0 puntos) Circuito lógico

El circuito queda para ustedes

4. (5.0 puntos) En la siguiente figura se muestra parte de un sistema de adquisición de datos para
controlar un proceso. La CPU trabaja con una señal CLK con frecuencia de 15.84 MHz y se desea
tomar muestras en intervalos de tiempo de 25µs. Se pide diseñar el divisor de frecuencia, usando
el CI 74LS92.

T=25 µs

3
 74LS92

Se pide:
a) (1.0 puntos) Diagrama de bloques indicando los MODs.

1 1 15.84𝑀𝐻𝑧
𝐹 = 𝑇 = 25𝑢𝑠 = 40000𝐻𝑧 𝑀𝑂𝐷 = = 396
40𝐾𝐻𝑧

F = 40 KHz MOD MOD MOD F = 15.84 MHz

12 11 3

F = 40 KHz MOD MOD MOD F = 15.84 MHz

11 6 6

F = 40 KHz MOD MOD MOD F = 15.84 MHz

11 9 4

4
b) (4.0 puntos) Circuito del divisor de frecuencia.