CPLD

-HUGO PARADA JARAMILLO

Descripción general

 Un CPLD extiende el concepto de un PLD a un mayor nivel de

integración ya que permite implementar sistemas más eficientes
porque utiliza menos espacio, mejoran la confiabilidad en el
circuito y reducen costos.
¿Qué es un PLD?
 Son circuitos integrados programables por el usuario y empleados
para implementar hardware digital.
 Los diseñadores tienden a dejar los SPLDs que venían usando para
trabajar con CPLDs que aportan más velocidad, más densidad, son
más fáciles de usar y cuentan con mejores herramientas CAD de
diseño electrónico.
Arquitectura y funcionamiento

 Un CPLD se forma de múltiples Bloques lógicos, cada uno similar a

un SPLD. Los Bloques lógicos se comunican entre sí utilizando una
Matriz Programable de Interconexiones lo cual hace más eficiente
el uso del silicio y conduce a un mejor desempeño.
 Arquitectura y funcionamiento
Matriz o bloque de interconexiones
programables:
 Se encarga de unir las entradas de
los bloques de entrada/salida con
las entradas de los bloques lógicos,
y las salidas de estos últimos con sus
propias entradas o con entradas de
otros bloques lógicos.
Bloques lógicos:
 Un bloque lógico es muy similar a un
SPLD, cada uno de ellos poseen
generalmente una matriz de puertas
AND, una matriz de puertas OR y una
configuración para la distribución de los
productos en las diferentes macroceldas
del bloque.
 El tamaño del bloque lógico es una
medida de la capacidad del CPLD, ya
que de esto depende el tamaño de la
función booleana que pueda ser
implementada dentro del bloque.
 Los bloques lógicos usualmente tienen
de cuatro a veinte macroceldas.
Arquitectura y funcionamiento
Macroceldas:
 Las macroceldas son
similares a las de un SPLD.
Estas también están
provistas con registros,
control de polaridad y
buffers para utilizar salidas
Triestado.
Celdas entrada/salida:
 La función de una celda
de entrada/salida es
permitir el paso de la señal
hacia dentro o hacia el
exterior del dispositivo.
 Cada celda I/O dispone
de un registro con estada
de habilitación de reloj.
Puede ser empleado como
registro de entrada o
salida.
Ventajas y desventajas
 Inicio rápido. Tan pronto son
energizadas comienzan a
trabajar.
 Mantienen el circuito
programado después de
apagarse.
 Menor consumo energético
en idle.
 Más barata para
implementar diseños simples.
 Poca cantidad de recursos
lógicos.
 Necesidad de reiniciar y
reprogramar para hacer
modificaciones en los
diseños.
 No cuenta con un
almacenamiento en caché
para detener el
procesamiento del diseño
lógico.
Conclusiones

 Cuando el diseño requiera lógica simple o se pueda implementar

con una y no se deba modificar demasiado será más conveniente
el uso de una CPLD en vez de una FPGA.
 A veces se pueden encontrar diseños que utilizan tanto FPGA como
CPLD, donde por lo general estas ultimas son utilizadas para realizar
circuitos lógicos simples y para bootear la FPGA, como además
controlar el reset y boot de la placa entera.