SISTEMAS ELECTRONICOS ANALOGOS

CIRCUITOS DE ENGANCHE
PLL 2

ORDEN Y TIPO

RPCG
 Funciones de transferencia (III)

fe(s) Df(s) fosc(s)

Tfo-Df(s)
- s
TDf-fe (s) =
s + 2p·KV·KDF·F(s)

Condición para que fosc(s) siga a un escalón de fe(s) en régimen

permanente: que Df(s) se anule en régimen permanente

Escalón en fe(s): fe(s) = fe1/s

Entonces: Df(s) = TDf-fe (s)·fe(s) = TDf-fe (s)· fe1/s 
fe1
Df(s) =
s + 2p·KV·KDF·F(s)
Teorema del Valor Final:
fe1·s
lim Df(t) = lim s·Df(s) =
t s0 s + 2p·KV·KDF·F(s)
PLL14
 Funciones de transferencia (IV)
fe(s) Df(s) fosc(s) fe1·s
Tfo-Df(s) lim s·Df(s) =
- s0 s + 2p·KV·KDF·F(s)

Para que lim Df(t)  0  F(s)  s ·F’(s)

t

Es decir, F(s) no puede tener un cero en cero.

Por ejemplo: F(s) = 1/(1+ R·C·s) vale como filtro.

R F(s)

Entrada C Salida

PLL15
 Funciones de transferencia (V)
R F(s)
Tfo-fe(s)
C
fosc(s)
Entrada
fe(s)
Salida

Tfo-Df(s)
-
2p·KV·KDF·F(s)
Tfo-fe(s) =
s + 2p·KV·KDF·F(s)

Ejemplo: Kv = 105 Hz/V R·C = 10-6/p s KDF = 1-100 V/rad

20
KDF = 100 F(wj)
Tfo-fe(wj)

Diagrama -20
de Bode -40 KDF = 1 10

-60
103 104 105 106 107
PLL16 f [Hz]
 Conceptos de Orden y de Tipo de un PLL

Tfo-fe(s) = fosc(s)/fe(s)

fe(s) Df(s) fosc(s)

Tfo-Df(s) Tfo-Df(s) = fosc(s)/Df(s) =
- = 2p·KV·KDF·F(s)/s

Tfo-Df(s)
Tfo-fe(s) =
1 + Tfo-Df(s)

Orden: Número de polos de Tfo-fe(s)

Tipo: Número de polos en s = 0 de Tfo-Df(s)

PLL22
Ejemplo de la determinación del Orden y de Tipo de un PLL
Ejemplo:
Red RC como filtro: F(s) = 1/(1+ R·C·s)
2p·KV·KDF·F(s) 2p·KV·KDF
Tfo-fe(s) = =
s + 2p·KV·KDF·F(s) R·C·s2 + s + 2p·KV·KDF

Orden 2 (2 polos)
2p·KV·KDF
Tfo-Df(s) = 2p·KV·KDF·F(s)/s =
s·(1+ R·C·s)

Tipo 1 (1 polo en s = 0)

Como siempre la función de transferencia del integrador

tiene un polo en cero, el Tipo mínimo posible es 1.
PLL23
 Relación entre el Orden y de Tipo de un PLL
fe(s) Df(s) fosc(s)
Tfo-Df(s)
La función Tfo-Df(s) se puede escribir como: -

Tfo-Df(s) = PN(s)/PD(s) = PN(s)/(sn·P’D(s))

siendo PN(s) y PD(s) los polinomios del numerador

y del denominador y P’D(s) la parte del polinomio
del denominador sin ceros en cero. Por tanto:

Tfo-Df(s) PN(s)/(sn·P’D(s)) PN(s)

Tfo-fe(s) = = =
1 + Tfo-Df(s) 1 sn·P’D(s) + PN(s)
+PN(s)/(sn·P’D(s))
Luego el Orden (número de polos de Tfo-fe(s)) ha de ser mayor o
igual que Tipo (número de polos en s = 0 de Tfo-Df(s), es decir, n.

PLL24
 PLL de Orden 1 y de Tipo 1 (I)
Filtro: El filtro es un amplificador de ancho de banda infinito
(no es, por tanto, un filtro)  F(s) = F1
ve
vosc
V = k(DF) F1

2p·KV·KDF·F1 1 Sistema de
Tfo-fe(s) = =
s + 2p·KV·KDF·F1 t·s +1 primer orden

Siendo: t = 1/(2p·KV·KDF·F1)
Escalón en la frecuencia de entrada: we(s) = we1/s
 wosc(s) = we1/(s·(t·s +1))
We We(t) Wosc(t)
wosc0 we1 PLL
t
PLL25
 PLL de Orden 1 y de Tipo 1 (VI)
Evolución de las señales ante un escalón en la fase de entrada:

Fe ve =Vesen(Fe)
PLL
t
vosc=Voscsen(Fosc)
Escalón en la
fase fe1 = p/2
vosc

ve

Df
La diferencia de fases entre las señales de entrada y salida acaba
anulándose y la frecuencia de ambas señales coincidiendo
PLL30
 PLL de Orden 1 y de Tipo 1 (VII)
Evolución de las señales ante un escalón en la frecuencia de entrada:

We ve =Vesen(Fe)
wosc0 we1 PLL
t
vosc=Voscsen(Fosc)
Escalón en la frecuencia
we1 = 0,25 wosc0

vosc
ve

Df Df()
Es necesario que exista diferencia de fases en régimen permanente
para que cambie la frecuencia de salida de tal forma que la frecuencia
de ambas señales coincidan.
PLL31
 PLL de Orden 2 y de Tipo 1 (I)
Filtro F(s) usado:
F(s) R1
F(s) = (1+s/wZ)/(1+s/wP)
Entrada Salida
R2
C
F(s) = (1+ R2·C·s)/[1+ (R1 + R2)·C·s]
tiene un polo y un cero, siendo:

wZ = 1/(R2·C) y wp = 1/[(R1+R2)·C)]

2p·KV·KDF·(1+R2·C·s)
Tfo-Df(s) = 2p·KV·KDF·F(s)/s =
s·[1+(R1+R2)·C·s]

PLL32
Tipo 1 (1 polo en s = 0)
 PLL de Orden 2 y de Tipo 1 (II)

2p·KV·KDF·(1+R2·C·s) Tfo-Df(s)
Tfo-Df(s) = Tfo-fe(s) =
s·[1+(R1+R2)·C·s] 1 + Tfo-Df(s)

2p·KV·KDF·(1+R2·C·s)
Tfo-fe(s) =
s·[1+(R1+R2)·C·s] + 2p·KV·KDF·(1+R2·C·s)

2p·KV·KDF·(1+R2·C·s)
Tfo-fe(s) =
(R1+R2)·C·s2 + (1+ 2p·KV·KDF·R2·C)·s +
2p·KV·KDF
1+R2·C·s
Tfo-fe(s) =
(R1+R2)·C 1+ 2p·KV·KDF·R2·C
2
·s + ·s +1
2p·KV·KDF 2p·KV·KDF

Orden 2 (2 polos)
PLL33
 PLL de Orden 2 y de Tipo 1 (III)
1 + R2·C·s
Tfo-fe(s) =
(R1+R2)·C 1+ 2p·KV·KDF·R2·C
·s2 + ·s +1
2p·KV·KDF 2p·KV·KDF
Reagrupando términos:
1 + s/wZ
Tfo-fe(s) =
s2/(wp·K) + s·(1+K/wZ)/K +
1
siendo: wZ = 1/(R2·C), wp = 1/[(R1+R2)·C)] y K = 2p·KV·KDF

Escalón en la frecuencia de entrada: we(s) = we1/s 

(1 + s/wZ)·we1
wosc(s) =
s·(s2/(wp·K) + s·(1+K/wZ)/K + 1)
PLL34
 PLL de Orden 2 y de Tipo 1 (IV)
Ejemplo:
K = 105-107 Hz/rad wp = 106p rad/s wZ = 5·106p rad/s

wosc(t)
R1 wZ = 5·106p rad/s
K = 107 wZ = 
Entrada R2 Salida K = 106
C
wZ   we1

R1
K = 105
Entrada C Salida

0 2 4 6
wZ =  t [ms]

Con wZ   existe más posibilidad de optimizar la respuesta dinámica.

PLL35
 PLL de Orden 2 y de Tipo 2 (I)
R2 C
Filtro F(s) usado:
R1
F(s) = wP·(1+s/wZ)/s - + VCC

+ - VCC Salida
Entrada

F(s) = [1+ (R1 + R2)·C·s]/(R1·C·s)

tiene un polo en cero y un cero, siendo:

wZ = 1/[(R1+R2)·C] y wP = 1/(R1·C)

2p·KV·KDF·[1+(R1+R2)·C·s]
Tfo-Df(s) = 2p·KV·KDF·F(s)/s =
s2·R1·C

Tipo 2 (2 polos en s = 0)
PLL36
 PLL de Orden 2 y de Tipo 2 (II)
Tfo-Df(s)
2p·KV·KDF·[1+(R1+R2)·C·s] Tfo-fe(s) =
Tfo-Df(s) = 1 + Tfo-Df(s)
s2·R1·C
2p·KV·KDF·[1+(R1+R2)·C·s]
Tfo-fe(s) =
s2·R1·C +
2p·KV·KDF·[1+(R1+R2)·C·s]
2p·KV·KDF·[1+(R1+R2)·C·s]
Tfo-fe(s) =
R1·C·s2 + 2p·KV·KDF·(R1+ R2)·C·s + 2p·KV·KDF

1 + (R1+R2)·C·s
Tfo-fe(s) =
R1·C
·s2 + (R1+ R2)·C·s + 1
2p·KV·KDF

Orden 2 (2 polos)
PLL37
 PLL de Orden 2 y de Tipo 2 (III)
1 + (R1+R2)·C·s
Tfo-fe(s) =
R1·C
·s2 + (R1+ R2)·C·s + 1
2p·KV·KDF
1 + s/wZ
Reagrupando términos: Tfo-fe(s) =
s2/(wp·K) + s/wZ +
1
siendo: wZ = 1/[(R1+R2)·C], wP = 1/(R1·C) y K = 2p·KV·KDF

1 + s/wZ Resultado
Tfo-fe(s) = anterior
s2/(wp·K) + s·(1+K/wZ)/K +
1
EL resultado es semejante al obtenido en el PLL de Orden 2 y Tipo 1
anterior. Luego se puede optimizar de igual forma la respuesta
dinámica. La ventaja es que al ser de Tipo 2 se anula la diferencia de
fases en régimen permanente ante un escalón de frecuencia.
PLL38
 PLL de Orden 2 y de Tipo 2 (IV)
Otra forma de realizar un PLL de Orden 2 y Tipo 2:
R2 C
F(s) = - [1+ R2·C·s]/(R1·C·s)  R1
F(s) = - wP·[1+ s/wZ]/s, - + VCC
Entrada
siendo: + - VCC Salida
wZ = 1/(R2·C) y wP = 1/(R1·C)

Procediendo como en el caso anterior:

1 + s/wZ
Tfo-fe(s) =
s2/(-wp·K) + s/wZ + 1

Para que salga lo mismo que en el caso anterior, K tiene que ser
negativa. Como K = 2p·KV·KDF o bien KV < 0 o KDF < 0. En
caso contrario, el PLL sería inestable, al menos que el detector de
fases cambie el signo de KDF en función de la diferencia de fases.
PLL39
 Realización física de las partes de un PLL

Vesen(Fe)
V = k(DF) Voscsen(Fosc)

Detector de fases VCO

Detectores de fases
Detectores analógicos  Detector basado en un mezclador.
Detector basado en “ puerta o exclusiva”.
Detectores digitales  Detector basado en “biestable RS
activado por flancos”.
Detector Fase-Frecuencia.
VCOs
Osciladores de onda senoidal.
Osciladores de onda cuadrada.

PLL40
 Detector de fases basado en mezclador (I)

Detector de fases

Vesen(Fe) vDF Vesen(Fe) vDF

Conv.
F/V
-
Voscsen(Fosc)
Voscsen(Fosc)

vDF = Km·Vesen(Fe)·Voscsen(Fosc) = KDF·[cos(Fe - Fosc) - cos(Fe + Fosc)],

siendo KDF = Ve·Vosc·Km/2. Como: Fe = wosc0·t + fe y Fosc = wosc0·t + fosc 
vDF = KDF·[cos(fe - fosc) - cos(fe + fosc + 2·wosc0·t )]
El segundo término se elimina por filtrado y queda:
vDF = KDF·cos(fe - fosc) = KDF·sen(p/2 + fe - fosc)
Se aproxima el seno por el ángulo para valores pequeños de éste:
vDF  KDF·(p/2 + fe - fosc)
PLL41
 Detector de fases basado en mezclador (II)

Vesen(Fe) vDF vDF  KDF·(p/2 + fe - fosc)  vDF  KDF·(fe – f’osc),

siendo f’osc= fosc - p/2.
Voscsen(Fosc) Luego se comporta como se ha previsto, pero
estando f’osc retrasada 90º con relación al
comportamiento teórico, definido por fosc.

¿En qué medida senx  x?

20%
y=x
1
10% Error
y = senx

0 0%
0º 30º 60º 90º 0º 20º 40º 60º
x x

Luego se comporta bastante linealmente si: fe – f’osc < 60º, es

decir: 90º + fe - fosc < 60º
PLL42
 Detector de fases basado en mezclador (III)
Vesen(Fe) vDF
1
vDF =KDF·sen(fe-f’osc)
Voscsen(Fosc) 0

-1 vDF =KDF·(fe-f’osc)
El límite sería: fe – f’osc < 90º
-90º -60º -30º 0º 30º 60º 90º
Es decir: -90º < (fe – f’osc) < 90º fe-f’osc
Por tanto: -90º < (90º + fe – fosc) < 90º
Es decir: -180º < (fe – fosc) < 0º 50%
Error

Ojo: en caso de que se superen 0%

estos límites, cambia el signo de
KDF, lo que genera problemas de
estabilidad en Tfo-fe(s). El lazo se -50%
desenganchará. -90º -30º 0º 30º 90º
fe-f’osc
PLL43
 Detector de fases basado en mezclador (IV)
Ventajas:
• Trabaja con señales analógicas, por lo que puede operar hasta
frecuencias muy altas (el límite depende de la tecnología del
mezclador).

• El filtro es del doble de la frecuencia de la señal generada.

Inconvenientes:
• El valor de la constante KDF es KDF = Ve·Vosc·Km/2, es decir,
depende de la amplitud de las señales. A veces hay que
limitarlas para acotar el valor de KDF.

• La diferencia de fases máxima posible es de 180º. En este caso:

-180º < (fe – fosc) < 0º.

PLL44
 Detector de fases basado en “puerta o exclusiva” (I)

Detector de fases ve(Fe)

vDF vDF
ve(Fe) Conv.
F/V
-
vosc(Fosc)
voscFosc)
ve(Fe)

t
vosc(Fosc)

t
vDF
t

PLL45
 Detector de fases basado en “puerta o exclusiva” (II)

ve(Fe)
vDF
Ojo: no es
vDF simétrica
respecto a 0º

vosc(Fosc)
0º 180º 360º fe– fosc

ve(Fe) ve(Fe) ve(Fe)

t t t
vosc(Fosc) vosc(Fosc) vosc(Fosc)

t t t

vDF vDF vDF

vDF
vDF vDF
t t t

PLL46
 Detector de fases basado en “puerta o exclusiva” (III)

vDF max 0,5·vDF max

vDF vDF fe– fosc
0º 90º 180º
0º 180º 360º -0,5·vDF max
fe– fosc
vDF
ve(Fe) ve(Fe)

t t
vosc(Fosc) vosc(Fosc) vDF

t t 0,5·vDF max

Es simétrica
vDF = vDF respecto a 90º
vDF = vDF t t

PLL47
 Detector de fases basado en “puerta o exclusiva” (V)

Ventajas:
• El circuito digital es relativamente sencillo, por lo que puede
operar hasta frecuencias bastante altas.

• El valor de la constante KDF es KDF = vDF max/p, es decir, no

depende de la amplitud de las señales.

• El filtro es del doble de la frecuencia de la señal generada.

Inconvenientes:
• La diferencia de fases máxima posible es de 180º. En este caso:
0º < (fe – fosc) < 180º

PLL49
 Detector de fases basado en “biestable RS
activado por flanco” (I)
¿Cómo activar un biestable RS por flanco y no por nivel?

A A
B B
A’ A’
A A
t t
tr tr
A’ A’
t t

B B
t t

Un “1” en B sólo en el Un “1” en B sólo en el

flanco de bajada de A. flanco de subida de A.
PLL50
 Detector de fases basado en “biestable RS
activado por flanco” (II)

BS
AS
Q
S Q

R
AR
BR

AS
AS Q
S Q
t
AR R
AR
t Biestable RS activado
por flanco de bajada
Q
t
PLL51
 Detector de fases basado en “biestable RS
activado por flanco” (III)

Detector de fases ve(Fe) vDF

S Q
ve(Fe) Conv.
vDF
R
F/V
-
vosc(Fosc)
vosc(Fosc)
ve(Fe)

t
vosc(Fosc)

vDF
t
PLL52
 Detector de fases basado en “biestable RS
activado por flanco” (IV)
ve(Fe) vDF
S Q
vDF Ojo: no es
R simétrica
respecto a 0º
vosc(Fosc)
0º 180º 360º fe– fosc

ve(Fe) ve(Fe) ve(Fe)

t t t
vosc(Fosc) vosc(Fosc) vosc(Fosc)

t t t

vDF vDF vDF

vDF
vDF vDF
t t t
PLL53
 Detector de fases basado en “biestable RS
ve(Fe) vDF activado por flanco” (V)
S Q

R Modificamos el nivel de tensión y

retrasamos fe – fosc p radianes.
vosc(Fosc)

vDF max
vDF 0,5·vDF max
vDF
-180º 180º
0º fe– f’osc
0º 180º 360º f – f -0,5·vDF max
e osc

Ahora es f’osc= fosc + p. Por tanto, el desarrollo teórico seguido es

válido para f’osc, estando f’osc adelantada 180º con relación a la fase
realmente existente, que es fosc.

El límite sería: -180º < (fe – f’osc) < 180º, es decir: 0º < (fe – fosc) < 360º

El valor de la constante KDF es KDF = vDF max/(2p)

PLL54
 Detector de fases basado en “biestable RS
activado por flanco” (VI)

Ventajas:
• La diferencia de fases máxima posible es de 360º. En este caso:
0º < (fe – fosc) < 360º

• El valor de la constante KDF es KDF = vDF max/(2p), es decir, no

depende de la amplitud de las señales.

Inconvenientes:
• El filtro es de la frecuencia de la señal generada.

• El circuito digital es relativamente complejo, por lo que no puede

operar a frecuencias muy altas.

PLL55
 Detector Fase-Frecuencia (I)

Idea general: Conseguir tener el equivalente a dos detectores basados

en biestables activados por flancos: uno que funcione para
diferencias de fases relativas de entre 0º y 360º y otro entre –360º y 0º.

vDF max
vDF

0º 180º 360º f – f
e osc
vDF max
vDF
-360º
-180º 0º 180º 360º f – f
e osc

-vDF max
PLL56
 Detector Fase-Frecuencia (II)
Detector de fases
ve(Fe)
ve(Fe) Conv.
vDF S Q VU

- F/V R
+ vDF

vosc(Fosc)
S Q -
R VD

vosc(Fosc)

vDF vDF max

-360º -180º
0º 180º 360º f – f
e osc

-vDF max
PLL57
 ve(Fe)
S Q VU Detector Fase-Frecuencia (III)
R
+ vDF vDF vDF max
S Q -
-360º -180º
R 0º 360º f – f
VD 180º
e osc

vosc(Fosc) -vDF max

ve(Fe) ve(Fe) ve(Fe)

t t t
vosc(Fosc) vosc(Fosc) vosc(Fosc)

t t t
vU
t vU t vU t
vD t vD t vD t
vDF vDF t vDF vDF vDF t
t vDF
PLL58
 ve(Fe)
S Q VU Detector Fase-Frecuencia (IV)
R
+ vDF
¿Cómo es uno de estos circuitos?
S Q -
R
VD
vosc(Fosc)

VU
S Q
ve(Fe)
R

R
vosc(Fosc)
VD
S Q

PLL59
ve(Fe) Detector Fase-Frecuencia (V)
S Q VU
R
+ vDF vDF vDF max
S Q -
R
VD fe– fosc
vosc(Fosc)
-360º -180º 0º 180º 360º

Una transferencia como ésta

es más deseable, ya que no
se produce cambio de signo
de KDF.

Circuito real
usado en el
PLL CD4046

PLL60
 Detector Fase-Frecuencia (VI)

Ventajas:
• La diferencia de fases máxima posible es de 720º. En este caso:
-360º < (fe – fosc) < 360º

• El valor de la constante KDF no depende de la amplitud de las

señales.

• Es el detector de fase con mejor enganche.

Inconvenientes:
• El filtro es de la frecuencia de la señal generada.

• El circuito digital es relativamente complejo, por lo que no puede

operar a frecuencias muy altas.

PLL61
 VCOs de forma de onda senoidal

Ejemplo real (obtenidos del ARRL Handbook 2001):

Disposición de los diodos varicap

para compensar el efecto de
condensador no lineal que presentan.

PLL62
 Parámetros característicos de los PLLs (I)
• Margen de mantenimiento estático (hold-in range): Es la
diferencia de frecuencias de entrada entre las que el lazo permanece
enganchado en las siguientes condiciones: partimos del lazo enganchado
y cambiamos la frecuencia de entrada muy lentamente.
• Margen de mantenimiento dinámico (pull-out range): Es la
diferencia de frecuencias de entrada entre las que el lazo permanece
enganchado en las siguientes condiciones: partimos del lazo enganchado
y cambiamos la frecuencia de entrada bruscamente (es, por tanto, el valor
del escalón de frecuencia de entrada que acabamos de dar).
• Margen de enganche lineal (lock-in range): Es la diferencia de
frecuencias de entrada entre las que el lazo se engancha trabajando el
detector de fases de forma lineal.
• Margen de enganche no lineal (pull-in range): Es la diferencia
de frecuencias de entrada entre las que el lazo se engancha aunque el
detector de fases llegue a trabajar de forma no lineal.
PLL64
Ejemplo de PLL en un circuito integrado: el LM 565 (I)
Esquema de bloques

PLL66
 Ejemplo de PLL en un circuito integrado: el LM 565 (II)
Esquema interno

Celda de Gilbert Amp. Op. VCO PLL67

CD4046 PLL MOS