Grado de Ingeniería E.T.

S de Náutica, Máquinas y
Radioelectrónica Naval Radioelectrónica Naval

Informe de la Práctica Nº 1

Diseño de funciones combinacionales

Asignatura:

Diseño electrónico asistido por ordenador

Daniel Rodríguez Ramos

 E.T.S. de Náutica, Máquinas y Grado de Ingeniería
Radioelectrónica Naval Radioelectrónica Naval

Introducción
En esta práctica se nos pide la realización de un sumador-restador de números de 2 bits
utilizando exclusivamente los elementos que se nos proporcionan, prestando especial atención a las
limitaciones que esto supone.
Para la realización del ejercicio utilizaremos el software LogicWorks 5.

Apartado A
Hemos de implementar las funcionen S y R que se nos especifican usando solamente las
puertas NAND disponibles en dos integrados CI 7400 y las puertas XOR disponibles en un integrado CI
7486. Así como visualizar por medio de un LED o dispositivo Binary Probe las salidas lógicas
correspondientes a las funciones S y R para todas las combinaciones posibles de la tabla de verdad.

R = f (A, B, C, D) = Σ m(3,5,6,7,10,12,14,15)
S = f (A, B, C, D) = Σ m(2,3,4,5,8,9,14,15)

Comenzaremos por simplificar las funciones a su expresión más simple. Este proceso consta de
varias partes:
Empezamos por la realización de la tabla de verdad de la función, pasamos a simplificarla
aplicando el método de Karnaugh, sin embargo, la función que obtenemos no cumple con los
requerimientos que tenemos. Para conseguir que se adapte hemos de aplicar el método de doble
negación y agrupación de pares, hasta haber reducido al máximo la función, como se puede ver a
continuación.

AB/
00 01 11 10
CD 𝑅 = 𝐴̅𝐶𝐷 + 𝐴̅𝐵𝐷 + 𝐵𝐶 + 𝐴𝐶𝐷 ̅ + 𝐴𝐵𝐷
̅
= 𝐴̅𝐷 (𝐵 + 𝐶 ) + 𝐷 ̅ 𝐴(𝐵 + 𝐶 ) + 𝐵𝐶
00 1 = 𝐵𝐶 + [(𝐵 + 𝐶 ) ∙ (𝐴̅𝐷 + 𝐷 ̅ 𝐴)]
01 1 = 𝐵𝐶 + [(𝐵 + 𝐶 ) ∙ (𝐷 ⊕ 𝐴)]
1 1
= ̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿
𝐵𝐶 + [(𝐵 + 𝐶 ) ∙ (𝐷 ⊕ 𝐴)]
̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
11 1 1 1 ̅̅̅̅ ∙ ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
= 𝐵𝐶 [̿̿̿̿̿̿̿̿̿̿
(𝐵 + 𝐶 ) ∙ (𝐷 ⊕ 𝐴 ) ]
̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
𝐵𝐶 ∙ ̅̅̅̅̅̅̅̅̅
= ̅̅̅̅ (𝐵̅ ∙ 𝐶̅ ) ∙ (𝐷 ⊕ 𝐴)
10 1
Simplificación por Karnaugh de la función R

Daniel Rodríguez Ramos 2/5

 E.T.S. de Náutica, Máquinas y Grado de Ingeniería
Radioelectrónica Naval Radioelectrónica Naval

Con esto hemos obtenido la expresión más simple de la función R. Para la realización de esta
función necesitaremos de seis puertas NAND y una puerta XOR, de forma que nos quedaran tres
puertas XOR y dos puertas NAND todavía para la función S.
A continuación, pasaremos a la simplificación de la función S. Al igual que en el caso anterior
empezamos por la realización de la tabla de verdad de la función y a simplificarla aplicando el método
de Karnaugh. En este caso también obtenemos una expresión que no cumple con los requerimientos
que tenemos y habremos de aplicar el método de agrupación de pares, hasta reducir al máximo la
función, tal y como se puede observar.

AB/ 01
00 11 10
CD
00 𝑆 = 𝐴̅𝐵̅ 𝐶 + 𝐴̅𝐵𝐶̅ + 𝐴𝐵̅𝐶̅ + 𝐴𝐵𝐶
1 1
= 𝐴̅(𝐵̅𝐶 + 𝐵𝐶̅ ) + 𝐴(𝐵̅𝐶̅ + 𝐵𝐶 )
1
01 1 = 𝐴̅(𝐵 ⊕ 𝐶 ) + 𝐴(𝐵 ⊕ 𝐶 ) = 𝐴 ⊕ 𝐵 ⊕ 𝐶
11
1 1

10 1 1
Simplificación por Karnaugh de la función S

La función S simplificada necesitara de tres puertas XOR, de manera que dos puertas NAND se
quedaran sin utilizar.

Para comprobar que lo realizado en este apartado es correcto, conectamos un teclado

hexadecimal, de manera que en el Binary Probe se nos deberá indicar un 1 lógico en el display al
seleccionar alguno de los minterminos que se nos da.

Una vez obtenida las expresiones simplificadas de las funciones ya solo queda realizar la
interconexión de componentes en el programa. Para el interconexionado de elementos el programa
nos ofrece la opción de unir los elementos mediante líneas de transmisión de señal. Sin embargo, dado
el numero de elementos utilizado el circuito resultante podría presentar problemas para su
interpretación. De forma que nos aprovechamos de una de las características del programa, que es
nombrar las líneas de conexión, dos líneas de conexión con el mismo nombre transmitirán la misma
señal. De este modo el resultado será más fácil de leer.

Daniel Rodríguez Ramos 3/5

 E.T.S. de Náutica, Máquinas y Grado de Ingeniería
Radioelectrónica Naval Radioelectrónica Naval

Apartado B
En este apartado se nos pide diseñar las funciones R y S, pero utilizando los multiplexores
74151 de 8 entradas y 74150 de 16 entradas. Para conseguir que un multiplexor nos dé la salida de
una función dada, hemos de introducir en sus entradas los valores correspondientes a su tabla de
verdad.

En el MUX 74150 introduciremos la tabla de verdad negada de R y la activaremos introduciendo

un 0 lógico por la entrada de enable.
En el MUX 74151 introduciremos la función S, sin embargo, al tener 8 entradas hemos de
eliminar los valores residuales de la función. Para esto realizaremos la tabla de verdad de la expresión
simplificada. Dado que la función esta compuesta por dos puertas XOR o lo que es lo mismo, una
puerta XOR de tres entradas, es fácil hacer la resolución, pues sabemos que una puerta XOR da un
valor 1 lógico cuando tiene un numero impar de 1 a la entrada.

ABC E
000 E0=0
001 E1=1
010 E2=1
011 E3=0
100 E4=1
101 E5=0
110 E6=0
111 E7=1

Una vez tenemos las entradas identificadas, introduciremos esta tabla de verdad negada en el
MUX 74151, al igual que en el MUX 74150 activaremos el enable con entrada 0.

Al igual que en el apartado A conectaremos un teclado hexadecimal a las entradas de los

multiplexor y un Binary Probe a la salida, para comprobar que el ejercicio este bien realizado.

Daniel Rodríguez Ramos 4/5

 E.T.S. de Náutica, Máquinas y Grado de Ingeniería
Radioelectrónica Naval Radioelectrónica Naval

Apartado C
El apartado C nos indica que las funciones R y S forman las salidas de un circuito sumador
restador de números de 1 bit. Se nos pide que enlacemos los dos circuitos que hemos realizado para
generar un sumador restador de 2 bits.

Empezaremos por definir conceptos para poder trabajar de manera clara y ordenada.
• El circuito formado por puerta lógicas será el que se encargue del bit menos
significativo.
o Esto quiere decir que la señal de acarreo inicial se deberá introducir a este
circuito.
o El acarreo de salida que se produzca se ha de introducir en el circuito formado
por MUX
o Hemos de introducir el bit menos significativos de cada uno de los operandos,
definiendo un orden de prioridad entre primer y segundo operando.
• El circuito formado por MUX será el que se encargue del bit más significativo.
o El acarreo de la etapa anterior se introducirá en el acarreo inicial de esta
entrada.
o El acarreo de salida no tendrá una representación directa si solo tenemos en
cuenta una salida con representación de dos bits. Sin embargo, si tomamos una
salida de tres bits, este acarreo será el bit más significativo.
o Hemos de introducir el bit más significativos de cada uno de los operandos,
respetando el orden de prioridad que se ha definido previamente.
• La señal que indica si operación es suma o resta, ha de ser estar conectada por igual en
ambos circuitos.

Una vez hemos definido todas las características que va a tener el circuito, podemos pasar a
enlazar los dos circuitos prestando atención a cumplir con lo antes descrito.

Daniel Rodríguez Ramos 5/5