Tarea 2- Electrónica Analógica.

Tarea 2
Electrónica Analógica
Barrios, Tatiana., Harris, Alejandro., Rodríguez, José.
{montenegrot, jdcadena @uninorte.edu.co}
Ingeniería Electrónica.
Universidad Del Norte
Barranquilla, Octubre 24 del 2014

I. PROCEDIMIENTOS Y RESULTADOS
A. Espejo de Corriente.
1. Se construyó el esquemático correspondiente al espejo de corriente
tipo Wilson, con una corriente de referencia de 1mA, el cual está
plasmado en la figura 1.

Fig. 3. Punto de operación del circuito.

Para obtener la relación de este valor Io/Iref con el beta de los
transistores del espejo de corriente, se aplican las ecuaciones (2) y
Fig. 1. Circuito para el espejo de Wilson. (3).

Para obtener la resistencia de referencia se aplicó la LTK en el

ib=3.89175e-006 ,ic=0.000999133
camino o malla ilustrado en la figura 2, cuyo resultado está en la ic
β= =256.731(2)
ecuación (1). ib
Io 1
= =0.999969656890869(3)
Iref 2
1+ 2
β ( )
De acuerdo con esto, el error obtenido es del 0.08%. Como ejercicio
de comparación, se hizo un espejo de corriente básico con el mismo
valor de corriente de referencia y los mismos transistores, ilustrado
en la figura 4.

Fig. 2. Circuito para la obtención de Rref.

15−(−13.61)
Rref = =28600 Ω(1)
1mA
Con esta resistencia, y conectando la salida del espejo de corriente se
verificó el funcionamiento del espejo Wilson por medio del comando
.op en LTSpice. De hecho, el circuito si reflejaba la corriente con una
relación Io/Iref de 0.999133. El punto de operación de los transistores
utilizados y la corriente de referencia dados por la simulación se Fig. 4. Gráfica para espejo de corriente básico.
encuentran en la figura 3.
Según este circuito, la relación Io/Iref es igual a 1.13, y la ecuación
del espejo básico que se cumple con β= 227.9 arroja lo que se
encuentra en (4). Para esta ecuación se considera un V A igual a 100V,
arrojado por el modelo Spice del transistor utilizado en el simulador.
El término que no depende del β en la ecuación es la razón por la cual
Tarea 2- Electrónica Analógica. 2

la corriente de salida es mayor que la corriente de referencia, lo cual

se da gracias al efecto Early.
V −V BE Como se puede ver en las figuras anteriores, cuando la resistencia
Io 1
Iref
=
1+
2
1+ o(
V A2 )
=1.133504160 ( 4 ) variable toma un valor cercano a 28.6KΩ (29.2kΩ), la cual es la
resistencia de referencia, la corriente empieza a caer de manera semi-
exponencial y el voltaje de forma lineal hasta llegar a -15V, así que
β se puede decir que en el punto señalado en la gráfica el transistor ha
Entonces, el espejo básico tendrá un error del 0.3%, lo cual es grande
entrado en saturación. Esto se da gracias a la recta de carga. Si se
comparado con el espejo de Wilson. Con respecto a la corriente
sitúa en el colector del transistor BJT Q1 una fuente de voltaje y un
deseada, el error del espejo de Wilson fue del 1% y en el espejo
resistor variable; de tal forma que varíe su Vce, aunque la corriente
básico del 13%. El motivo de estos errores, más que el hecho de que
de referencia siga siendo la misma, y se simula en LTSpice con el
el β sea dinámico, es la dependencia del efecto Early sobre los
comando .dc y .step param se obtiene una gráfica como la de la
espejos de corriente, como ya se había mencionado previamente. Fig. 7.8.Gráfica
figura Ya quepara variación dederesistencia
las variaciones vs corriente
la resistencia (verde)
se dan en pasosyde
Considerando la recta de carga, ya estudiada en el caso de los BJTs, voltaje (azul).ver 10 líneas diferentes, las
10K desde 1 hasta 100KΩ, se pueden
se tiene que la corriente, supuestamente constante para generar una
cuales llegan al valor de la corriente reflejada desde cierto voltaje.
fuente de corriente, en realidad posee una pendiente y de este modo
su valor varía de acuerdo con la carga que tenga el transistor.

2. A continuación se conectó una resistencia variable entre el colector

del transistor Q1 y Vcc, tal y como está expuesto en la figura 5.

Fig. 8. Gráfica para variación de resistencia.

En el caso de la primera línea color gris, se puede notar que al

representar una resistencia de 1Ω, el voltaje desde el que obtiene la
corriente requerida es bajo, y que a medida que esta resistencia va en
aumento, el voltaje que necesita para llegar a esa corriente se va
haciendo mucho más alto. Para relacionar esto más directamente con
la recta de carga se realiza LTK en un lazo expuesto en la figura 9. El
resultado de este análisis se encuentra en la ecuación (5).
Fig. 5. Gráfica para espejo de corriente Wilson con Resistencia
variable.

Al ejecutar los comandos .op y .step param Rx (), que controlan la

variación de esa resistencia, y medir como se comportaba la corriente
de salida del espejo y el voltaje del colector de Q1, se obtuvieron las
gráficas presentes en las figuras 6 y 7.

Fig. 9. Lazo del circuito a analizar.

Vce=V 1−I o R x +14.3(5)

Si se escoge una Rx igual a la Rref, al resolver la ecuación en Matlab
se obtiene la figura 10.
Fig. 6. Gráfica de resistencia variable aumentada vs corriente.
Tarea 2- Electrónica Analógica. 3

Tomando unFig. V110.

igual a 15V,
Gráfica con vs
de Vce la Io
misma resistencia
del transistor Q1.de carga y
dejando la imagen anterior para comparar con el comando hold on de
Matlab, se adquiere la figura 11, la cual es una versión aproximada de
la curva utilizada al hallar el punto de operación del transistor.
Fig. 12. Esquema para el análisis del circuito..
Si se considera el voltaje mínimo Vbe que se requiere para que el
transistor entre en corte como 0.5V y el β de 200, se obtiene un
voltaje diferencial mínimo (Vcm) de 0.2V. En la simulación de
LTSpice, las gráficas arrojan un resultado aproximado, tanto para un
transistor como para el otro, tal cual se puede ver en las figuras 13 (a
y b) y 14 (a y b).

Fig. 11. Gráfica de Vce vs Io del transistor Q1 junto a la línea de

carga.
Como se puede observar, cuando la fuente y la resistencia toman el a)
valor antes descrito, la línea de carga se encuentra en un punto crítico
donde el transistor está pasando a saturación. Esto quiere decir que si
la pendiente de esa línea es más pequeña (y Rx es más grande) y se
mantiene el mismo voltaje, entonces la corriente en esa resistencia de
carga será menor. Es preciso anotar que, aunque esa sea la resistencia
máxima de carga que el espejo de corriente puede aceptar
teóricamente, en la realidad los espejos Wilson pueden soportar una
carga un poco mayor a esa como se ve en las figuras 6 y 7, pues aún
que haya entrado a saturación la corriente no ha caído enormemente
al respecto de su valor deseado. b)
Para terminar, se calculó la resistencia de salida del espejo Wilson, ya Fig. 13. Gráficas simuladas para el Vid mínimo con la
que esta se utilizará para analizar los puntos posteriores. El resultado fuente variable ubicada en el transistor Q4. a) Fuente
se encuentra en las ecuaciones (6) y (7). constante de 0V, b) Fuente constante de 5V.
VA 100
ro = = =100.09 KΩ(6)
Ic 0.99913mA
βo ro
R0 = =11.405 GΩ(7)
2
B. Par diferencial
3.
Para hallar el voltaje diferencial mínimo entre las bases de los a)
transistores con el cual las corrientes se conmutan, se realiza un
análisis a partir de la figura 12.
Tarea 2- Electrónica Analógica.
b)
Fig. 13. Gráficas simuladas para el Vid mínimo con la
fuente variable ubicada en el transistor Q5. a) Fuente
constante de 0V, b) Fuente constante de 5V.
De este modo se pudo comprobar que para ambos transistores en un
par diferencial, el voltaje diferencial mínimo que necesitan para que
toda la corriente circule por una de las ramas es de 0.2V, tomando el
voltaje Vbe como 0.5V al entrar a corte.
4. Para comprobar la operación del par diferencial polarizado con
fuentes de 5V se realiza LTK y LCK en el circuito, como se puede
ver en la figura 14. Aquí se escogió un β ideal de 250.
Fig. 14. Esquema para el análisis del circuito.
De este modo, en el simulador se adquirió con el comando .op los
voltajes de cada uno de los nodos, verificando que los resultados
obtenidos mediante el análisis teórico fuesen los mismos de la
simulación. En las figuras 15 y 16 se encuentran los voltajes y las
corrientes en todo el circuito.
Fig. 15. Esquema con los voltajes del circuito.
4
Fig. 16. Corrientes del circuito.
Es interesante notar la manera en cómo se comportan las corrientes
en los emisores de Q5 y Q4. Si se tienen ambas bases aterrizadas al
mismo potencial, la corriente de la fuente circulará por igual en
ambas ramas del circuito. Esto último se reproduce tanto
teóricamente como en la simulación, lo cual concuerda con la teoría.
Por último, se determinará el rango de modo común. Para hallarlo
teóricamente se siguieron los siguientes pasos:
a) Input common-mode range: Vcm max.
El extremo superior del rango de modo común está determinado por
el voltaje donde Q5 y Q4 (los transistores del par diferencial) entran
en saturación. Al empezar, se supone que por las ramas conduce la
mitad de la corriente otorgada por la fuente (el espejo Wilson). De
esta forma se obtiene que los voltajes en los emisores serán como lo
determina la ecuación (8):
Ve=Vcm−Vbe=Vcm−0.7V (8)
Al entrar en la saturación, el voltaje de base-emisor de los transistores
del par diferencial seguirá siendo 0.7V, mientras que el voltaje de
colector-emisor será muy cercano a 0.3V.
Ve=Vc−0.3 V (9)
Vc−0.3=Vcm−0.7(10)
Vcm=Vc+ 0.4(11)
Para los transistores, sin embargo, el voltaje de colector seguirá
siendo (12):
I
Vc=Vcc−α Rc(12)
2
Entonces:
I
Vcm=Vcc−α Rc+0.4=10.4299 V (13)
2
Acto seguido, se comprueba que los transistores Q4 y Q5 entran en
saturación con este voltaje en LTSpice. La simulación se encuentra
en la figura 17.
Tarea 2- Electrónica Analógica. 5

Fig. 17. Esquema con los voltajes del circuito, para

ICMR (Vcm max)..

En el caso de Vcm min, se considera que el espejo de corriente tiene

un voltaje tal que no pueda funcionar, es decir, que sus transistores
han entrado a saturación. Con respecto al espejo Wilson, el transistor
Q2 está conectado en forma de diodo, lo que asegura que su voltaje
no variará mucho, sin embargo, el transistor Q1 puede entrar a
saturación (a partir de Vce=0.2V), tal que la corriente en su colector
ya sea mucho menor que la corriente necesaria para polarizar el par
diferencial. Toda esta observación pasa al circuito en la figura 18.

Figura 19. Espejo de Wilson utilizando par diferencial como carga

Para la aproximación analítica, se calculó la ganancia single-ended en

el colector Q5 mediante la ecuación (14):
−( gm5)( R C ∥ r o5 )
A se= (14)
2
Para determinar esta ganancia, se hizo necesario calcular la
Fig. 18. Esquema con los voltajes del circuito, para transconductancia de Q5:
De nuevo, si se simula
ICMResto en min).
(Vcm LTSpice se obtiene que los resultados
están de acuerdo con los obtenidos teóricamente, como se puede ver Ic
en la figura 18. Ahí, en Q1 es notorio el estado de saturación que ha gm 5 = (15)
VT
alcanzado, al ser su Vce cercano a 0.2V
Se consideró el modelo de medio circuito, con lo que se determinó
que la corriente que fluía a través del emisor Q5 correspondía a
0,5mA (teniendo en cuenta que la salida obtenida para el espejo de
corriente correspondía a 1mA). La corriente a través del colector se
obtuvo de la siguiente manera:
β 256,7
I c= I E= ( 0,5 mA )=0,498 mA (16)
β +1 256,7+1
De esta forma, se procedió a calcular el valor de la transconductancia
de Q5:
I c 0,498 mA
gm 5 = = =0,0198(17)
V T 25,2mV
Por lo tanto, asumiendo ro muy grande, se obtuvo:
−(gm 5)(R C ) −( 0.0198 ) ( 10 k ) V
A se= = =−99 (18)
2 2 V
Mediante el simulador, se comprobó inicialmente la suposición de la
Fig. 18. Esquema con los voltajes del circuito, para corriente en el emisor Q5 de 0,5 mA:
ICMR (Vcm min) a simular.

C. Ganancia single-ended.
5.
Tarea 2- Electrónica Analógica. 6

Figura 20. Punto de operación del circuito: LTSpice modelo de SPICE del transistor 2N2222, se encuentra el valor del
Se sustituyó la fuente DC por una señal senoidal de amplitud 0,01V y voltaje Early (VA) = 100V. Teniendo en cuenta la siguiente relación,
frecuencia 20Hz. se calculó la resistencia r0 y la nueva aproximación de la ganancia
single-ended:
VA 100
r0 = = =200.8 kΩ(23)
I C 0.498∗10−3
−(gm 5)(R C ∥r o) −( 0.0198 ) ( 9525.62 ) V
A se= = =94.3 (24)
2 2 V
Con esta ganancia se obtuvo, finalmente, el error:
|91.31−94.3|
ε %= =3.27 % (25)
91.31
Este error, es más aceptable que los obtenidos anteriormente. Por lo
tanto, se concluye que el modelo realizado para el cálculo de la
ganancia single-ended es aceptable y satisfactorio para un
acercamiento inicial del comportamiento del circuito transistorizado.

Figura 21. Implementación con baja señal 6.

De la simulación en LTSpice, se puede obtener el análisis gráfico de
la salida en el colector de Q5:

Figura 22. Salida en colector Q5, carga pasiva

Note que para una entrada de 0,01V se obtiene una salida de amplitud
1,798V Pk-pk (0,899V Pk), con lo que se llegó a la relación:
V out 0,899V V Figura 24. Espejo de Wilson, carga activa
A se= = =89,91 (19)
Vi 0,01V V Para este inciso, se repitió el procedimiento anterior. En este caso, la
ganancia single-ended está dada por
Tomando el valor de la simulación como la aproximación más
acertada, se calculó el error: A se=−( gm5 ) ( r 07 ∥ r 05) (26)
ε %=¿ ¿ Tomando VA = 100 V,
De igual forma, la ganancia single-ended en el nodo del colector de V A7 V A5 100V
Q5 se obtuvo a través de un diagrama de Bode: r 05=r o 7= = = =200,8 kΩ(27)
I C 7 I C 5 0,498 mA
De esto, se obtiene,
−(gm5)(200,8 kΩ) −( 0.0198 ) ( 200,8 k )
A se= =
2 2
V
A se=1987,92 (28)
V

Figura 23. Diagrama de bode: Colector Q5

Note que para un rango amplio de frecuencias, la ganancia
corresponde a 39.21dB para el colector Q5 de este circuito.
Convirtiéndola a las unidades [V/V] y calculando un nuevo error,
39.21
20 V
A se=10 =91.31
(21)
V Figura 25. Salida en colector Q5, carga activa
Note que para una entrada de amplitud 0.5mV y frecuencia 20 Hz, la
ε 2 %=¿ 91.31−99∨ ¿ 100 %=8.42 % (22)¿ salida toma un valor de 1.99V Pk-Pk (0.995V Pk), de lo que se
91.31 obtuvo la relación:
Con este método, el error obtenido es menor. De hecho, atribuimos
este porcentaje a la consideración de r0 muy grande. Si se observa el
Tarea 2- Electrónica Analógica. 7

V out 0,995V V
A se= = =1990 (29)
V i 0,0005V V
Tomando el valor de la simulación en LTSpice como la aproximación
más acertada, el error obtenido fue:
ε %=¿ ¿
De igual forma que en el ejercicio anterior, se decidió obtener la
ganancia por otro método en LTSpice: mediante el diagrama de Bode
en el colector Q5.

Figura 26. Diagrama de Bode. Colector Q5, carga activa.

De este diagrama, se obtiene que la ganancia para el mayor rango de
frecuencias es 66.26 dB. Se hace un cálculo similar al del punto 5,
con lo que se deriva que la ganancia single-ended en [V/V] es:
66.26
20 V
A se=10 =2055.89 ( 31)
V
Finalmente, al calcular el error relativo:
ε %=¿ ¿
Note que los resultados obtenidos con la simulación son favorables
respecto a los obtenidos analíticamente.
Es importante comparar los valores de ganancia single-ended con los
cuales los errores obtenidos en este punto y el punto anterior son
menores: 94.3 V/V (para carga pasiva) y 1987 V/V (para carga
activa). Es notorio que, cuando se utilizaba el par diferencial con
carga activa, la ganancia era al menos 20 veces mayor que en par
diferencial con carga pasiva.

REFERENCIAS
[1] Phillips Semiconductors. Datasheet: 2N2222. NPN switching
transistor. 1999.
[2] Phillips Semiconductors. Datasheet: 2N3906. PNP switching
transistor. 1999.
[3] Sedra A, Smith K, “Circuitos Microlectronicos”. Oxford
University Press, 2004.