Está en la página 1de 11

Unidad II Diseo de Circuitos Combinatorios 2.

2 Mtodo del mapa de Karnaugh Existe otro mtodo para la simplificacin de las salidas lgicas booleanas, el mapa de Karnaugh, el cual es un mtodo grfico que consiste en agrupar los 1 adyacentes para la simplificacin de la funcin. El mapa de Karnaugh vara en dependencia del nmero de variables de entrada de las que depende la salida. Si la funcin consta de 3 variables el mapa de karnaugh correspondiente es: AB C m0 m2 m6 m4 m1 m3 m7 m5

El mapa correspondiente a una funcin con 4 variables tendr la forma: AB \ CD m0 m1 m3 m2 m4 m5 m7 m6 m12 m13 m15 m14 m8 m9 m11 m10 El orden de los minitrminos colocados en los mapas es muy importante, esto permite agruparlos para su simplificacin. Las celdas del mapa de tal manera que difieren una de otra en slo una variable. El mtodo consiste en: 1. Llenar el mapa con los valores pertenecientes a la tabla de verdad. 2. Agrupar los unos adyacentes, tomando en cuenta que la ltima fila es adyacente a la primera y la primera columna es adyacente con la ltima en el caso del mapa de 4 variables. Tambin las esquinas son adyacentes. 3. Los grupos permitidos son grupos de 1, 2, 4, 8, 16, etc (potencia de 2). Cuando un 1 no tiene otro adyacente se le llama isla. 4. Mientras ms grande el grupo de 1, ms simplificada sale la funcin. 5. Se puede agrupar un 1 las veces que sea necesario, no importando que ya forme parte de otro grupo. 6. Se debe tener cuidado en no hacer ms grupos de los necesarios, mientras menor sea el nmero de grupos, menos trminos tendr la funcin. La ecuacin tendr tantos trminos como grupos se hayan hecho. 7. Una vez que tengamos los grupos hechos, se empieza a formar la funcin como suma de producto. El producto ser la funcin AND de las variables que permanecen sin cambio tanto en las filas como en las columnas (esto quiere decir que si una variable aparece en una fila o en una columna complementada y en la otra fila sin complementar, sta variable se elimina) y la suma ser la funcin OR de cada grupo que se form.

Unidad II: Diseo de Circuitos Combinacionales.

Elaborado por: Ing. Carlos Ortega

Ejemplo 1. Mapa de tres variables

Hay dos 1 adyacentes, se agrupan los dos unos, como es el nico grupo, se procede a formar la expresin para X. La variable A aparece complementada en la fila 2 y sin complementar en la fila3, la variable B aparece sin complementar en ambas filas, esto quiere decir que la variable A se descarta. La variable C aparece complementada en la columna1, y el grupo formado consta de solo una columna, entonces: X = BC Ejemplo 2.

En este caso tenemos 2 grupos, el primero son los dos unos de la columna 1 y el otro son los dos unos de la fila 1 y fila 4. X =BC + BC Ejemplo 3. Mapa de 4 variables.

Unidad II: Diseo de Circuitos Combinacionales.

Elaborado por: Ing. Carlos Ortega

Ejemplo 4

Ejemplo 5

Ejemplo 6

Unidad II: Diseo de Circuitos Combinacionales.

Elaborado por: Ing. Carlos Ortega

Ejemplo con 5 Variables

Ejemplo con 6 Variables.

Unidad II: Diseo de Circuitos Combinacionales.

Elaborado por: Ing. Carlos Ortega

2.3 Condiciones No Importa Algunos circuitos lgicos pueden disearse de manera que haya ciertas condiciones de entrada para las cuales no existan niveles de salida especificados, por lo general, debido a que estas condiciones de entrada nunca ocurrirn. En otras palabras, habr ciertas combinaciones de niveles de entrada en las que no importa si la salida esta en ALTO o en BAJO.

Tabla 1

Aqu la salida z no se especifica como 0 o 1 para las condiciones A, B, C = 1, 0, 0 y A, B, C = 0, 1, 1. En vez de ello se muestra una x para estas condiciones. La x representa la condicin de no importa. Este tipo de condicin puede surgir debido a varias razones; es la ms comn que en algunas situaciones nunca podrn ocurrir ciertas combinaciones de entradas, por lo que no hay una salida especificada para estas combinaciones. Un diseador tiene la libertad de hacer que la salida para cualquier condicin de no importa sea un 0 o un 1 para producir la expresin de salida ms simple. Por ejemplo, el mapa K para esta tabla de verdad . Aqui la mejor opcion seria cambiar la x de la casilla (Tabla 1) con una x en las casillas y por un 1 y la x de la casilla por un 0, ya que esto produciria un cuadruple que puede agruparse para producir z = A. Siempre que ocurran condiciones de no importa, debemos decidir cual x se va a cambiar por 0 o por 1 para producir el mejor agrupamiento del mapa K (es decir, el grupo mas grande que resulta en la expresin ms simple) Ejemplo 1 Disear un ckto que controla la puerta de un elevador en un edificio de cuatro pisos. El ckto de la figura tiene 4 entradas. M es la seal lgica que indica cuando se mueve el elevador (M=1) o cuando esta detenido (M=0), F1, F2 y F3 son seales indicadoras de cada piso que, por lo general estn en BAJO y cambian a ALTO solo cuando el elevador esta posicionado en ese piso. Por ejemplo, cuando el elevador esta alineado con el segundo piso, F2 = 1 y F1=F3= 0. La salida del ckto es la seal ABIERTO que por lo general esta en BAJO y cambia a ALTO cuando se va a abrir la puerta del Elevador.

Unidad II: Diseo de Circuitos Combinacionales.

Elaborado por: Ing. Carlos Ortega

Podemos llenar la tabla de la siguiente manera:

1. Como el elevador no puede alinearse con ms de un piso a la vez, solo una de las entradas de los pisos puede estar en ALTO en un momento dado. Esto significa que todos aquellos casos en la tabla de verdad en los que mas de una entrada de piso este en 1 sern condiciones de no importa. Podemos colocar una x en la columna de la salida ABIERTO para los ocho casos en los que mas de una entrada da F = 1. 2. Si analizamos los otros ocho casos, cuando M=1 el elevador se esta moviendo, por lo que ABIERTO debe ser un 0 ya que no deseamos que se abra la puerta del elevador. Cuando M=0 (el elevador esta detenido) queremos que ABIERTO = 1 siempre y cuando una de las entradas de piso sea 1. Cuando M= 0 y todas las entradas de piso son 0, el elevador esta detenido pero no esta alineado en forma apropiada con ninguno de los pisos, por lo que queremos que ABIERTO = 0 para mantener la puerta cerrada.

Unidad II: Diseo de Circuitos Combinacionales.

Elaborado por: Ing. Carlos Ortega

Ejemplo 2 Este ejercicio muestra otra manera de expresar los 1 y las condiciones de no importa. Se trabaja en forma de funcin donde la primer parte corresponde a la ubicacin existentes de 1 dentro del mapa K mientras que la segunda parte identificada con la letra d muestra la ubicacin de las condiciones de no importa dentro del mapa K. Recordemos que la solucin del mapa K es la misma, agrupando la mayor cantidad de 1s sin necesidad de tener grupos redundantes y tomando en cuenta los valores que puedan tomar las condiciones de no importa para poder minimizar su salida.

2.4 Diagnostico de Deteccin de Fallas de Sistemas Digitales Existen tres pasos bsicos para corregir un ckto o sistema digital que tenga una falla: Deteccin de Falla: Observe la operacin del ckto/sistema y comprela con la operacin correcta esperada. Aislamiento de Fallas: Realice pruebas y mediciones para aislar la falla. Correccin de Fallas: Sustituya el componente defectuoso, repare las condiciones, elimine el corto o realice la operacin pertinente. Fallas Internas en los Circuitos Integrados Digitales Fallas en los circuitos Internos Esta falla no es muy como las dems, est relacionada con la circuitera interna que contiene una compuerta lgica.

Unidad II: Diseo de Circuitos Combinacionales.

Elaborado por: Ing. Carlos Ortega

Entrada internamente cortocircuitada a tierra o a la fuente de Alimentacin Es cuando una entrada esta cortocircuitada internamente directa a Vcc o a tierra (GND)

Salida internamente cortocircuitada a tierra o a la fuente de Alimentacin Es cuando la salida esta cortocircuitada internamente directa a Vcc o a tierra (GND). Este tipo de falla interna provocara que la terminal de salida se quede atascada en el estado BAJO o ALTO.

Entrada o salida sin conectar Algunas veces el alambre conductor tan fino que conecta la terminal de un IC con los circuitos internos del mismo se rompe, lo cual produce un circuito abierto. La Figura muestra esta situacin para una entrada (terminal 13) y una salida (terminal 6). Si se aplica una seal a la terminal 13, no llegara a la entrada de la compuerta NAND 1 y por lo tanto no tendr efecto sobre su salida. La entrada abierta de la compuerta estar en el estado flotante. Los dispositivos TTL respondern a esta entrada como si fuera un 1 lgico y los dispositivos CMOS respondern en forma errtica y tal vez podran daarse debido al sobrecalentamiento. La abertura en la salida de la compuerta NAND-4 evita que la seal llegue a la terminal 6 del IC, por lo que no habr un voltaje estable presente en esa terminal. Si esta terminal se conecta a la entrada de otro IC, producir una condicin flotante en esa entrada.

Unidad II: Diseo de Circuitos Combinacionales.

Elaborado por: Ing. Carlos Ortega

Corto entre dos Terminales Un corto interno obligara a que las seales lgicas en esas terminales sean idnticas. Cada vez que dos seales que se supone deben ser distintas muestran las mismas variaciones de niveles lgicos, existe una buena posibilidad de que las seales estn en cortos. Considere el ckto de la figura en donde las terminales 5 y 6 de la compuerta NOR estn en corto de manera interna. Este corto hace que las dos terminales de salida del INVERSOR se conecten entre si, de manera que las seales en la terminal 2 de Z1 y la terminal 4 de Z1 deben ser idnticas, aun y cuando las dos seales de entrada del INVERSOR estn tratando de producir diferentes salidas.

Durante el intervalo de t1 a t2, ambos INVERSORES tienen una entrada en ALTO y estn tratando de producir una salida en BAJO, por lo que estar en corto no hace ninguna diferencia. Durante el intervalo de t4 a t5, ambos INVERSORES tienen una entrada en BAJO y estn tratando de producir una entrada en ALTO, as que el estar en corto de nuevo no tiene ningn efecto. No obstante, durante los intervalos de t2 a t3 y de t3 a t4 un INVERSOR esta tratando de producir una salida en ALTO, mientras que el otro esta tratando de producir una salida en BAJO. A esto se le conoce como colisin de seales, ya que las dos seales estn luchando una con la otra. Cuando esto ocurra, el nivel de voltaje real que aparezca en las salidas en corto depender de los circuitos internos del IC. En los dispositivos TTL, por lo general ser un voltaje en el extremo superior del intervalo del 0 lgico (es decir cerca de 0.8v), aunque tambin podra estar en el intervalo indeterminado. En los dispositivos CMOS, por lo general, ser un voltaje en el intervalo indeterminado. Fallas Externas Lneas de Seal Abiertas 1. Alambre Roto. 2. Conexin Soldada defectuosamente; conexin de alambre enrollado floja. 3. Grieta o interrupcin en la lnea de conexin de un ckto impreso (algunas de estas son del grueso de un cabello y se pueden ver solo con una lupa) 4. Terminal Doblada o rota en un IC. 5. Zcalo de IC defectuoso de tal forma que el IC no haga buen contacto con el zcalo.

Unidad II: Diseo de Circuitos Combinacionales.

Elaborado por: Ing. Carlos Ortega

Lneas de Seal en Corto. Alambrado mal instalado Puentes de Soldadura Pistas mal Fabricadas. Fuente de Alimentacin defectuosa. Todos los sistemas digitales tienen una o ms fuentes de alimentacin de corriente directa, las cuales suministran los voltajes VCC y VDD requeridos por los chips. Una fuente defectuosa o una sobrecargada (que suministra mas de su valor nominal de corriente) proporcionara voltajes de suministro mal regulados a los ICs y estos no operaran u operaran en forma incorrecta. Una buena practica de diagnostico de fallas es comprobar los niveles de voltaje en cada una de las fuentes de alimentaciones el sistema. Uno de los signos ms comunes de falla en la fuente de alimentacin es que uno o ms chips operen en forma incorrecta o que no operen en lo absoluto. Carga de Salida Cuando un IC digital tiene su salida conectada a demasiadas entradas de un IC, se excede el valor nominal de su corriente de salida y el voltaje de salida puede caer dentro del intervalo indeterminado. Ejemplo 1 Considere el ckto de la figura. Se supone que la salida Y cambiara a ALTO en cualquiera de las siguientes condiciones: 1. 2. A = 1, B = 0 sin importar el nivel en C A = 0, B = 1, C = 1

Unidad II: Diseo de Circuitos Combinacionales.

Elaborado por: Ing. Carlos Ortega

Cuando se prueba el ckto el tcnico observa que la salida Y cambia a ALTO cada vez que A esta en ALTO o que C esta en ALTO, sin importar el nivel en B. Entonces toma mediciones con el probador lgico para la condicin en la que A = B = 0, C = 1 y obtiene las indicaciones registradas en la figura. Examine los niveles registrados y liste las posibles causas del mal funcionamiento. Despus desarrolle un procedimiento paso a paso para determinar la falla. Solucin Todas las salidas de las compuertas NAND son correctas para los niveles presentes en sus entradas. Sin embargo, la compuerta XOR debera producir un nivel BAJO en la terminal 3 de salida, ya que dos de sus entradas se encuentran en el mismo nivel BAJO. Parece que Z1-3 se queda en ALTO, aun y cuando sus entradas deberan producir un nivel BAJO. Hay varias causas posibles de esto: 1. Una falla en un componente interno en Z1 que evite que su salida cambie a BAJO. 2. Un corto externo con VCC desde cualquier punto a lo largo de los conductores conectados al nodo X (sombreado en el diagrama de la figura) 3. La terminal 3 de Z1 en corto interno con VCC. 4. La terminal 5 de Z2 en corto interno con VCC. 5. La terminal 13 de Z2 en corto interno con VCC. El siguiente procedimiento puede usarse para aislar la falla, este procedimiento no es el nico eso depende del diseador y de sus herramientas. 1. Compruebe los niveles de VCC y de tierra en las terminales apropiadas de Z1. 2. Desconecte la alimentacin del ckto y utilice un multmetro para comprobar si hay un corto (resistencia menor de 1) entre el nodo X y cualquier punto conectado a V CC. 3. Si el paso #2 muestra que hay un corto del nodo X a V CC realice un chequeo visual al circuito en busca de malos contactos, puentes de soldadura, alambres sin aislamientos y cualquier otra posibilidad de corto. 4. Si el paso 3 no revela corto externo, las tres posibilidades que quedan son cortos internos. Una de esta est poniendo en corto el nodo X con VCC.

Unidad II: Diseo de Circuitos Combinacionales.

Elaborado por: Ing. Carlos Ortega