INSITUTO POLITECNICO NACIONAL

UNIDAD ESIME CULHUACAN

Guía

Circuitos Lógicos II
Profesor: Arcos Pichardo Alejandro

Jose Lin Wu
4CM23
1. La capacidad de bits de una memoria que tiene 1024 direcciones y que
puede almacenar 8 bits en cada dirección es:

b) 8192

2. Una palabra de datos de 32 bits está formada por:

c) 4 bytes

3. Los datos en una memoria de acceso aleatorio (RAM) se almacenan

durante:

c) la operación de escritura

4. Los datos que se almacenan en una determinada dirección de una

memoria de acceso aleatorio (RAM) se pierden cuando:

d) las respuestas (a) y (c)

5. Una ROM es:

a) una memoria no volátil

6. Una memoria con 256 direcciones tiene:

d) 8 líneas de dirección 2 = 256

7. Una memoria organizada en bytes tiene:

c) 8 líneas de salida de datos A0 - A7

8. La celda de almacenamiento en una SRAM es:

a) un flip-flop

9. Una DRAM debe ser:

b) refrescada periódicamente

10. Una memoria flash es:

f) las respuestas (c) Y (d)

11. Disco duro, disquete, disco Zip y disco Jaz son todos ellos:

c) dispositivos de almacenamiento magnéticos.

12. Identificar la ROM y la RAM

(a) ROM sin control de lectura y escritura (b) RAM

13. Explicar por qué las ROM y las RAM son memorias de acceso aleatorio

son memorias de acceso aleatorio porque se puede acceder a una

dirección en cualquier momento. no tiene que pasar por todas las
direcciones anteriores para llegar a una dirección específica

14. Explicar los propósitos del bus de direcciones y del bus de datos

bus de direcciones: proporciona la transferencia del código de dirección

a la memoria para acceder a cualquier ubicación de la memoria en un
orden de lectura o escritura

bus de datos: permite la transferencia de datos entre el microprocesador

y la memoria o los dispositivos de entrada / salida

15. Cuál es la dirección de memoria (de 0 hasta 256) que representa cada
uno de los siguientes números hexadecimales:

(a) 0𝐴 = 00001010 = 10
(b) 3𝐹 = 00111111 = 63
(c) 𝐶𝐷 = 11001101 = 205
16. En una matriz de memoria estática con cuatro filas similar a la de la Figura
se almacenan inicialmente todos ceros. ¿Cuál es el contenido después
de las siguientes condiciones?
Suponer que un 1 selecciona una fila
Fila 0=1, Entrada de datos (bit 0) = 1,
Fila 1=0, Entrada de datos (bit 1) = 1,
Fila 2=1, Entrada de datos (bit 2) = 1,
Fila 3=0, Entrada de datos (bit 3) = 0,

BIT BIT BIT BIT

0 1
ROW 0 1 0
ROW 1 0 0
ROW 2 0 0
ROW 3 0 1
2 3
0 0
0 0
1 0
0 0
17. Dibujar un diagrama lógico básico para una RAM estática de 512 x 8 bits,
indicando todas las entradas y salidas

18. Explicar la diferencia entre una SRAM y una DRAM

La diferencia entre SRAM y DRAM es que mientras se aplique energía,

los datos en SRAM se pueden almacenar en pestillos o flip-flops
indefinidamente, mientras que los datos en DRAM se almacenan en los
datos que necesitan actualizarse regularmente para retener los datos
almacenados. En el condensador.

19. ¿cuál es la capacidad de una DRAM con doce líneas de dirección?

2 = 16777216 𝑏𝑖𝑡𝑠
= 16 𝑀𝑏𝑖𝑡𝑠

20. Para la matriz ROM de la figura,

determinar las salidas para
todas las posibles
combinaciones de entrada, y
resumirlas en forma de tabla
(celda en gris claro es 1, celda
en gris oscuro es 0)

𝐴 𝐴 𝑂 𝑂 𝑂 𝑂
0 0 0 1 0 1
0 1 1 0 0 1
1 0 1 1 1 0
1 1 0 0 1 0
21. Determinar la tabla de verdad de la ROM

𝐴 𝐴 𝐴 𝑂 𝑂 𝑂 𝑂
0 0 0 0 1 0 0
0 0 1 1 1 1 1
0 1 0 1 0 1 1
0 1 1 1 0 0 1
1 0 0 1 1 1 0
1 0 1 1 0 0 0
1 1 0 1 0 1 1
1 1 1 0 1 0 1

22. ¿Cuál es la capacidad total de bits de una ROM que tiene 14 líneas de
dirección y 8 salidas de datos?

2 = 16384 ∗ 8 = 131072
23. Suponer que la matriz PROM se programó fundiendo un hilo fusible para
crear un Cero. Indicar los hilos que hay que fundir para almacenar los
símbolos del código ASCII A, B, C, D, E, F, G, H

Letras código ASCII 8421 8421

A 41 0100 0001
B 42 0100 0010
C 43 0100 0011
D 44 0100 0100
E 45 0100 0101
F 46 0100 0110
G 47 0100 0111
H 48 0100 1000
24. Diseñar un decodificador 2 a 4

x y 𝐷 𝐷 𝐷 𝐷
0 0 1 0 0 0
0 1 0 1 0 0
1 0 0 0 1 0
1 1 0 0 0 1
 25. Diseñar un decodificador 4 a 16

D C B A 𝐷 𝐷 𝐷 𝐷 𝐷 𝐷 𝐷 𝐷 𝐷 𝐷 𝐷 𝐷 𝐷 𝐷 𝐷 𝐷
0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 1 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0
0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0
0 1 0 1 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0
0 1 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0
0 1 1 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0
1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0
1 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0
1 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0
1 0 1 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0
1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0
1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0
1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0
1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1
26. Utilizando el chip siguiente, deseñar un módulo de memoria de 8KB
Identifique cuáles son los rangos de direcciones de cada chip
27. Utilizando el chip siguiente, diseñar un módulo de memoria de 1 MB con
tamaño de palabra de 16 bits.