UNIVERSIDAD PEDAGOGICA NACIONAL
FRANCISCO MORAZAN

INFORME DE INVESTIGACION

FA M I L I A S L O G I C A S

NOMBRE DEL ALUMNO:

M ELC H I S ED EC M A RTI N EZ R O D R IG U EZ
0101-1990-03567

NOMBRE DEL MAESTRO:

JUAN GUILLEN

E S PA C I O P E D A G O G I C O :
E L E C T R O N I C A D I G I TA L

SECCION:
UNICA

T E G U C I G A L PA , H O N D U R A S
VIERNES, 7 DE MARZO
  2014
INTRODUCCION

Esta investigación está orientada hacia una parte de familias lógicas que existen en la
electrónica digital, las investigadas especialmente son: La familia lógica TTL, la ECL, la
MOS, la CMOS y la I2L denotando mayormente sus aplicaciones, su construcción y
codificación que cada una de ellas utilizan y los niveles de voltaje que hacen que estas
cambien de 0 a 1 o viceversa.
 OBJETIVOS

 Dar a conocer lo que es una familia lógica.

 Describir las características y diferencias más sobresalientes entre las familias

lógicas, TTL, ECL, MOS, CMOS y la I2L.

 Conocer la aplicación construcción y codificación, entre otras cosas, de cada

una de las familias lógicas antes mencionadas.
 MARCO TEORICO
1. Tecnología de CI
La tecnología de CI ha avanzado mucho desde la integración a pequeña escala (SSI),
con menos de 12 compuertas por CI, pasando por la integración a mediana escala
(MSI), con 12 a 99 compuertas por CI, hasta llegar a la integración a grande y muy
grandes escalas (LSI y VLSLI), donde se tienen decenas de miles de compuertas por CI
y más recientemente, a la escala ultra grande (ULSI), que tienen más de 100,000
compuertas por CI. [ CITATION Toc96 \l 3082 ]
2. Familias lógicas
Una familia lógica está constituida por un conjunto de dispositivos lógicos construidos
con la misma tecnología (basada en transistores) y que por lo tanto tienen las mismas
características, además de ser compatibles al poder conectarse entre sí.
En la figura 6.22 se muestra una clasificación de las principales familias lógicas.

Tecnologias BIPOLARES BICMOS UNIPOLARES

NMOS PMOS CMOS

Familias ECL TTL I2L
logicas

SUBFAMILIAS SUBFAMILIAS
Se puede apreciar una distinción tecnológica en base a la utilización de transistores: bipolar,
unipolares o ambos (BICMOS), heredando en cada caso las siguientes características:
Tecnología bipolar: tiene como ventaja su velocidad y como desventaja su consumo.

Figura 6.22 Clasificacion de las

Las principales principals
familias confamilias logicas 1 son las siguientes:
esta tecnología
 TTL (Transistor Transistor Logic): Es la más popular. Sus subfamilias han
mejorado progresivamente el producto consumo por tiempo de propagación.
 ECL (Emiter-Couplet Logic): De mayor velocidad que la familia TTL pero también
con mayor consumo, estando limitado su uso en muchos casos por requerir sistemas
de refrigeración.
 I2L (Integrated Injection Logic): La que más se aproxima a la familia ideal, aunque
más cara al ser su fabricación bastante compleja.
3. Familia lógicas

1. Familia lógica TTL

1.1 Descripción
Dentro de las familias que utilizan como elementos activos los transistores
bipolares, el estándar es la lógica de transistor-transistor (TTL) introducida en 1962.
La familia original con el correr del tiempo se amplió a un conjunto de familias
lógicas que, si bien tienen diferencias en cuanto a velocidad, consumo de energía y
costo, son todas compatibles entre sí; es decir que en un mismo sistema digital
pueden utilizarse componentes de varias familias TTL sin problemas de
interconexión entre ellos.
La familia lógica TTL (Transistor Transistor Logic) es una de las más populares,
siendo ampliamente utilizada en el rango SSI y MSI debido a su buena velocidad, a
su flexibilidad lógica y a su gran número de bloques funcionales integrados
disponibles.
Es una familia de lógica saturable construida con tecnología bipolar en las que sus
transistores trabajan en corte y saturación. Para satura un transistor bipolar se
requiere una considerable corriente de base lo cual aumenta el consumo. Para que
un transistor bipolar pase de estado de saturación al de corte se debe eliminar
previamente el exceso de portadores de carga acumulada en su base, lo que aumenta
los tiempos de conmutación.
1.2 Aplicación
Además de los circuitos LSI y MSI descritos aquí, las tecnologías LS y S también
se han empleado en: Microprocesadores, como el 8X300, de Signetics, la familia
2900 de AMD y otros. Memorias RAM. Memorias PROM.
Programmable array logic, o PAL, consistente en una PROM que interconecta las
entradas y cierto número de puertas lógicas. [ CITATION Wik13 \l 3082 ]
1.3 Construcción
La estructura interna de la puerta NAND, puerta lógica básica representativa de la
familia TTL estándar, está representada en la figura 6.23. en la imagen se pueden
apreciar las etapas de esta compuerta:
1) Etapa de entrada: constituida por el transistor Q1 de tipo multiemisor que realiza
la función AD (Considerando como entradas de dicha función sus dos
terminales de emisor y como salida su colector). Los diodos D1 y D2
denominados CAMP, protegen las entradas ante tensiones negativas que a nivel
bajo producen un incremento de IiL, que pueden destruir la puerta.
2) Etapa de conmutación; constituida por el transistor Q2 y las resistencias de
carga R2 y R3, de colector y emisor respectivamente. Este circuito es un
inversor de fase.
3) Etapa de salida: constituida por los transistores Q3, denominado transistor de
salida pull-up que pone a nivel alto de salida y Q4 denominado transistor de
salida pull-down que pone a nivel bajo la salida y que junto con el diodo D3
forman la configuración denominada etapa de salida en Tótem-Pole o par activo.
Con esta configuiracion consigue que la capacidad presente en la salida se
cargue a través de Q3 (polarizado en la zona activa) y se descargue a través de
Q4 (polarizado en saturación). El diodo D3 limita el pico de corriente que se
produce en la transiscion en la que Q3 empieza a conducir estando aun Q4 en
saturación.[ CITATION Ach03 \l 3082 ]
1.4 Codificación
Un esquema típico de una puerta TTL se muestra en la figura 7.9, junto con su tabla
de funcionamiento (donde también se indica la zona de operación de los diferentes
transistores). El funcionamiento de la puerta es el siguiente: Debido a que la
intensidad de base de un transistor bipolar es muy pequeña, en primera
aproximación podemos decir que es nula por lo que la base del transistor T1
siempre está conectado a polarización. Cuando cualquiera de las entradas se
encuentra en un nivel bajo, el transistor T1 se encontrar en la región de saturación,
ya que la unión BE está conduciendo y la unión BC siempre está directamente
polarizada, lo cual provoca que la base del transistor T2 tenga una tensión de 0.4 v
(0.2v de la caída entre colector y emisor y 0.2v del nivel bajo, como ya veremos).
Esta situación provoca que dicho transistor este cortado. Al estar T2 cortado, la
tensión de base de T3 será 0, lo cual implica que T3 también este cortado. En
cambio, el transistor T4 estará en zona activa directa o en saturación
(Dependiendo de los valores de las resistencias R2 y R4), que provocara que el
diodo conduzca colocando en la salida un nivel alto.
Cuando todas las entradas se encuentren a nivel alto, el transistor T1 estara en la
zona activa inversa, ya que la unión BE está cortada y la unión BC está
conduciendo. Esta situación provoca que la tensión de base del transistor T2 sea
aproximadamente de 1.4 V, llevando a dicho transistor a saturación. Por lo tanto, el
transistor T3 estará igualmente saturado y en la salida se colocara un nivel bajo. En
cambio, el transistor T4 se encontrara en zona activa directa, pero el diodo no
conducirá, desconectando la salida de la tensión de polarización.
Así, los niveles de tensión y márgenes de ruido de esta familia, de forma
aproximada, son los mostrados en la tabla 7.2. La obtención de estos valores se
puede desprender de la tabla de operación de los transistores de la figura 7.9.
[CITATION Fam \p 111-112 \l 3082 ]
1.5 Niveles de voltaje de la familia TTL

La tensión de alimentación VCC de la familia TTL estándar es de 5V ±5%, es decir,

debe estar entre VCCmin = 4,75 V y Vccmax = 5,25V[CITATION Ach03 \p 336 \l 3082 ]

2. Familia lógica ECL

2.1 Descripción
La familia ECL, lo que quiere decir Lógica de Emisores Acoplados (emmiter-
coupled logic) son unos circuitos integrados digitales los cuales usan transistores
bipolares, pero a diferencia de los TTL en los ECL se evita la saturación de los
transistores, esto da lugar a un incremento en la velocidad total de conmutación. La
familia ECL opera bajo el principio de la conmutación de corriente, por el cual una
corriente de polarización fija menor que la corriente del colector de saturación es
conmutada del colector de un transistor al otro. Este tipo de configuraciones se les
conoce también como la lógica de modo de corriente (CML; current-mode logic).
2.2 Aplicación
La ECL se aplica en sistemas como supercomputadoras y procesadores de señales
donde es escencial la alta velocidad. [ CITATION Man94 \l 3082 ]
Además de las familias lógicas ECL I, ECL II, ECL III, ECL10K y ECL100K, la
tecnología ECL se ha utilizado en circuitos LSI:
Matrices lógicas
Memorias (Motorola, Fairchild)
Microprocesadores (Motorola, F100 de Ferranti)
Para mejorar las prestaciones de la tecnología CMOS, la ECL se incorpora en
ciertas funciones críticas en circuitos CMOS, aumentando la velocidad, pero
manteniendo bajo el consumo total. [CITATION lib13 \l 3082 ]
2.3 Construcción
La estructura ECL se basa en un par diferencial (Q1-Q2 y Q3) en el que una rama se
conecta a una tensión de referencia, que determina el umbral ALTO / BAJO y la
otra rama con n transistores en paralelo a las n entradas. Del diferencial se pueden
obtiener simultáneamente dos salidas con la salida y la salida negada y muy bajo
jitter entre ellas. Estas salidas se llevan, finalmente, a sendos seguidores de emisor
para proporcionar ganancia en corriente y el fan-out adecuado, que en muchos casos
pueden alimentar líneas de 50Ω directamente. Es común la presencia de pines de
alimentación separados para estos últimos transistores ya que, a diferencia del par
diferencial, su corriente varía con la señal si no están los dos transistores conectados
a impedancias iguales. Alimentándolos separadamente se evita que estas variaciones
alcancen el par diferencial.

Circuito típico de una puerta de la familia ECL 10,000 de Motorola [CITATION lib13 \l
3082 ]
Esta estructura produce simultáneamente la salida OR / NOR: cualquier entrada a
nivel alto provoca que el emisor de Q5 pase a nivel alto y el de Q6 a nivel alto. Por
comparación, la estructura TTL sólo produce la función NAND. A diferencia de
 otras tecnologías (TTL, NMOS, CMOS), la ECL se alimenta con el positivo (Vcc)
conectado a masa, siendo la alimentación entre 0 y -5,2V, habitualmente. Algunas
familias permiten que VEE sea -5V, para compartir la alimentación con circuitos
TTL.
2.4 Codificación
El esquema de una puerta lógica ECL, junto a su tabla de comportamiento (en la
que se ha incluido la zona de operación de sus transistores y los límites de los
transistores de amplificación), se muestran en la figura 7.12[CITATION Fam \p 114 \l
3082 ]:

2.5 Niveles lógicos

Los niveles lógicos para la familia ECL son los siguientes:
Nivel lógico Voltaje
0 -17V
1 -0.8V
[ CITATION Ele09 \l 3082 ]

3. Familia lógica MOS

3.1 Descripción
Las familias MOS son aquellas que basan su funcionamiento en los transistores de
efecto campo o MOSFET.
3.2 Construcción
Estos transistores se pueden clasificar en dos tipos, según el canal utilizado: NMOS
y PMOS. En la figura 7.14 se muestran su estructura y varios símbolos [CITATION
Fam \p 115 \l 3082 ]:

3.3 Aplicación
El transistor MOS se puede identificar como un interruptor controlado por la tensión
de puerta, VG, que determinara cuando conduce y cuando no. En la figura 7.15
describimos la operación de estos transistores como interruptores.

3.4 Codificación
Los dos transistores inferiores configuran la
puerta NOR, ya que cuando cualquiera de
las entradas es “1”, el transistor
correspondiente conduce, provocando que su
tensión drenador surtidor sea =0V, esto es
 nivel lógico “0”. Para que la salida sea “1” hace falta que las dos entradas sean “0”,
lo que provocará que los do transistores inferiores estén abiertos.
Los dos transistores N inferiores configuran la puerta NAND, de forma que solo
cuando las dos entradas (A y B) son “1” se provoca la conducción de ambos y se
obtiene un nivel bajo de salida. Si cualquiera de las entradas es “0” el transistor
correspondiente estará abierto, provocando que no haya una circulación de corriente
drenador surtidor, no haya caída de tensión en el transistor superior y por lo tanto la
tensión de salida sea la VDD, esto es nivel lógico “1”.[ CITATION UNE13 \l 3082 ]
3.5 Niveles de voltaje
Los niveles lógicos para la familia lógica MOS es la siguiente:
Nivel lógico Voltaje
1 VDD
0 0V
[ CITATION Mig08 \l 3082 ]

4. Familia lógica CMOS

4.1 Descripción
Esta familia basa su operación en la utilización de los transistores NMOS y PMOS
funcionando como interruptores, de tal forma que los transistores NMOS
suministran el nivel bajo (ya que no se degrada con la tensión umbral) y los
transistores PMOS suministran el nivel alto (ya que no se degrada con la tensión
umbral).
4.2 Aplicaciones
En la actualidad, la mayoría de los circuitos integrados que se fabrican utilizan la
tecnología CMOS. Esto incluye microprocesadores, memorias, procesadores
digitales de señales y muchos otros tipos de circuitos integrados digitales cuyo
consumo es considerablemente bajo. [ CITATION Wik14 \l 3082 ]
4.3 Construcción
En esta familia el componente básico es el transistor MOS (Metal-Óxido-
Semiconductor).
Los circuitos integrados CMOS son una mezcla entre la NMOS, constituida por
transistores decanal N, y la PMOS, cuyo elemento fundamental es el transistor MOS
de canal P. [ CITATION McG11 \l 3082 ]
 Una puerta construida con la familia CMOS solamente estará formada por
transistores, como se muestra en la figura 7.19[ CITATION Fam \l 3082 ]:

4.4 Codificacion
4.5 Niveles lógicos
Los niveles lógicos para la familia lógica CMOS son los siguientes:
Nivel lógico Voltaje
0 0V a 1.5V
1 3.5V a 5V
[ CITATION Ele12 \l 3082 ]

5. Familia lógica IIL o I2L

5.1 Descripción
La lógica de inyección integrada (en inglés integrated injection logic, IIL, I2L o
I2L) es una familia de circuitos digitales construidos con transistores de juntura
bipolar de colector múltiple (BJT). Cuando se introdujo su velocidad era
comparable a los TTL además de que casi eran de tan baja potencia como los
CMOS, Volviéndose ideal para su uso en circuitos integrados VLSI.
5.2 Aplicaciones
Se utilizan en microprocesadores, memorias, procesadores digitales de señales y
muchos otros tipos de circuitos integrados digitales cuyo consumo es
considerablemente bajo.
5.3 Construcción
El corazón de un circuito I2L es el inversor de colector abierto y emisor común.
Típicamente, un inversor consiste en un transistor NPN con el emisor conectado a
tierra y la base alimentada por una corriente entrante. La entrada se suple por la base
ya sea por una corriente aplicada (nivel lógico bajo) o una condición de alta
impedancia (alto nivel lógico). La salida de un inversor es el colector. Además, el
colector puede ser un puente que podría ir a tierra (nivel lógico bajo) o una
condición de alta impedancia (nivel lógico alto)
5.4 Codificación
Para entender cómo opera el inversor, es necesario entender el flujo de corriente, Si
la corriente que alimenta es desviada a tierra (nivel lógico bajo), el transistor se
apaga y el colector se queda abierto (nivel lógico alto). Si la corriente aplicada no
está desviada a tierra debido a que la entrada está en alta impedancia (nivel lógico
alto), la corriente aplicada fluye a través del transistor al emisor, conmutando al
transistor, y permitiendo entrar a la corriente por la salida del inversor (nivel lógico
bajo), esto hace que la salida del inversor únicamente deje entrar la corriente o
ponerse en alta impedancia pero no será una fuente de corriente. Esto vuelve seguro
conectar las salidas de inversores múltiples juntos para formar una compuerta AND.
Cuando las salidas de dos inversores están alambradas, el resultado es un compuerta
NOR de dos entradas debido a que la configuración (NOT A) AND (NOT B) es
equivalente a NOT (A OR B).
5.5 Niveles lógicos
Los niveles lógicos son muy cercanos entre sí (Alto: 0.7 V, Bajo: 0.2 V), I2L tenía
una alta inmunidad al ruido debido a que operaba por corriente en vez de voltaje.
[CITATION Fam1 \l 3082 ]
 BIBLIOGRAFÍA

Acha, C. P. (2003). Familia logica TTL. En Electronica Digital Introduccion a la logica digital
(págs. 335-336). Madrid, España: RA-MA.
Electrouni's Blog. (6 de Noviembre de 2009). Electrouni's Blog. Obtenido de
http://electrouni.wordpress.com/
Familia Lógica. (2009). En Familias logicas PDF.
Fernandez, M. A. (2008). monografias.com. Obtenido de
http://www.monografias.com/trabajos45/familias-logicas-electronica/familias-logicas-
electronica3.shtml
Jimenez, R. (2011). Página de Raúl Jiménez Naharro. Recuperado el 8 de Marzo de 2014, de
http://www.uhu.es/raul.jimenez/
Mano, M. M. (1994). Decodificadores. En 1. Pearson Educación (Ed.), Arquitectura de
computadoras (M. Á. Sarmiento, Trad., ilustrada ed., pág. 45).
McGraw-Hill. (2011). Introducción a los sistemas digitales. España.
Tocci. (1996). Introduccion. En Sistemas digitales, principios y aplicaciones (F. G. Noriega, Trad.,
Sexta ed., pág. 387). Mexico DF: Prentice-Hall hispano americana, S.A.
UNED. (2013). Uned de Bergara. Obtenido de http://www.uned.es/ca-
bergara/ppropias/Morillo/web_et_dig/04_fam_log_mos/transp_fam_logi_mos.pdf
Unicrom, E. (2012). Electronica Unicrom. Obtenido de
http://www.unicrom.com/Dig_NivelesLogicos.asp
Wikipedia. (31 de Marzo de 2013). Emitter-coupled logic. Obtenido de
http://es.wikipedia.org/wiki/Emitter-coupled_logic
Wikipedia La enciclopedia libre. (8 de 11 de 2013). Tecnología TTL. Obtenido de
http://es.wikipedia.org/wiki/Tecnolog%C3%ADa_TTL
Wikipedia La enciclopedia libre. (28 de Febrero de 2014). Wikipedia. Obtenido de
http://es.wikipedia.org/wiki/Complementary_metal_oxide_semiconductor