Universidad de Concepcin

Facultad de Ingeniera
Depto. de Ingeniera Elctrica

Pauta Prueba N1
Sistemas de Control-549160
Problema I (2.0 pts)
Para el diagrama en bloques de la figura
de la derecha se pide:

p( s)
yd ( z )

v( z )

a)
Encontrar
un
equivalente
discreto entre la salida ys(z) y la seal
v(z). Asuma que el retardo es mltiplo
del tiempo de muestreo (es decir, tr=lT).

ys ( z )

u ( s)

S/H

kp

y (s)

s +1

Lo primero que se debe identificar es si algunos de los elementos presenta algn retardo, lo
cual no es el caso, debido a lo anterior se aplica la siguiente formula.

ys ( z )
z 1 1 1

= Z { ys ( kT )} =

Z L ha ( s )hyu ( s )hst ( s )
v( z )
z s
t = kT
z 1 1 k p
kp
ys ( z )
z 1 1 1 k p
= Z { ys ( kT )} =

=
Z L
Z L
v( z )
z s s + 1 t = kT z s s + 1

ys ( z )
z

1
z

1
1

= Z { ys ( kT )} =
=
Z k p 1 e
k p z
T
v( z )

z
t = kT z
( z 1) z e

t = kT

ys ( z )
1 e
= k p
T
v( z )

b)
Escoja entre los controladores i) kc ii) kc/z iii) kc/(z-1) de manera de obtener cero error en
S.S. para entrada escaln en la entrada yd(z), asumiendo nula perturbacin.
Para que un sistema tenga cero error en S.S. ante entrada escaln debe ser a lo menos de
tipo 1, esto significa que en el plano de Laplace presente un polo en el origen o en el plano Z
presente un polo en 1. Luego analizando el lazo directo del diagrama en bloques se tiene que,
l ( s ) = hc ( s )

kp

s +1

Por lo tanto el controlador debe ser hc(s)=kc/s y su equivalente discreto es hc(z)=kc/(z-1)

Prof. Eduardo Espinosa

Depto. De Ing. Elctrica

Universidad de Concepcin
Facultad de Ingeniera
Depto. de Ingeniera Elctrica

c)

Obtenga la expresin del error en S.S. para una entrada rampa en la entrada yd(s).

El error en estado estacionario para el caso continuo se define como

ess ( s ) = lim s

1
yd ( s ) = lim s
s 0
1 + gr ( s )

s ( s + 1)
( s + 1)
1
1
1
= lim s
= lim
=
2
2
s 0 s ( s + 1) + k k s
s 0 ( s + 1) + k k
s
+
kc k p
1
c p
c p

kc k p
s s +1
El error en estado estacionario para el caso discreto se define como
s0

ess ( z ) = lim
z 1

( z 1)
z

1+

( z 1)
1
yd ( z ) = lim
z

1
z
1 + gr ( z )

1
1+

d)

kc
z
( 1)

Tz 1

kp 1 e

(z e )
T

) (1 z

1 2

= lim
z 1

T z e

( z e ) ( z 1) + k k (1 e )
T

Obtenga la F.de T. discreta en L.C.

Para encontrar la F.de T discreta en L.C.se debe saber la F.de T del controlador y de la planta en el
plano Z.
T

k
. Y Asumiendo que
hc ( z ) = c , y la F de T.de la planta en el plano z es hc ( z ) = k p
T

z 1
ze
p(z)=0, se tiene que,
T

1 e
kc

kp
T

1
y(z)
g (z)
ze
=
=
=
T
T

yd ( z ) 1 + g ( z ) r ( z )

e
z

kc

1+
kp
T

z 1
ze

Prof. Eduardo Espinosa

Depto. De Ing. Elctrica

kc k p 1 e

1
+
k
k
1

e
) c p
(

T
kc k p

Universidad de Concepcin
Facultad de Ingeniera
Depto. de Ingeniera Elctrica

Problema II (2.0 pts)

yd ( s )

Del diagrama en bloques de la derecha se

pide obtener una representacin en
variables de estado.

kc

u (s)

kp

y(s)
n2
2
2
s + 2n s + n

Lo primero que se debe realizar es obtener la representacin en variables de estado de la

planta.
y ( s) = kp

n2
u (s)
s 2 + 2n s + n2

s 2 y ( s ) + 2 n sy ( s ) + n2 y ( s ) = k p n2 u ( s ) / L1

y + 2 n y + n2 y = k p n2 u

y = 2 n y n2 y + k p n2 u
Definiendo como
x1 = y x1 = y
x2 = y x2 =
y

Se obtiene la siguiente representacin en variables de estado

x1 0
x = 2
2 n

1 x1 0
+
2 u (t )
2n x2 k pn

Luego defiendo como entrada del sistema la referencia yd(s) y como salida x1 se tiene que,
0
x1
x = 2 k k 2
p c n
2 n

Prof. Eduardo Espinosa

Depto. De Ing. Elctrica

1 x1 0
+
y (t )
2n x2 k pn2 kc d

Universidad de Concepcin
Facultad de Ingeniera
Depto. de Ingeniera Elctrica

Problema III (2.0 pts)

Responda y justifique (Nota: la justificacin vale la mitad del puntaje de cada pregunta):
a)

Mapear un polo real puro de dinmica lenta en el plano discreto.

b)

En que instancias es posible utilizar una estrategia de control prealimentada.

Esta estrategia de control se puede utilizar cuando es posible medir la perturbacin que
afecta al sistema.

c)
Puede un sistema que tenga cero error en S.S ante entrada rampa tener un error finito en
S.S. ante una entrada del tipo escaln?
Un sistema para tener cero error en S.S. ante entrada rampa debe a lo menos tener 2 polos
en el origen para el caso continuo. En el otro caso que se cita que se desea un error finito en S.S.
ante una entrada del tipo escaln el sistema no debe presentar polos en el origen para el caso
continuo.
Por lo tanto, debido a lo anterior un sistema no puede tener cero error en S.S ante entrada
rampa y a la vez tener un error finito ante entrada escaln.
d)

Qu se debe conocer para poder implementar un Predictor Smith?

Para poder implementar un Predictor Smith es necesario conocer el retardo que tiene la
planta, para el caso visto en clases tambin es necesario conocer la F. de T. de la planta y la del
sensor/transmisor.

Prof. Eduardo Espinosa

Depto. De Ing. Elctrica