Universidad NacionalUNIVERSIDAD

Autónoma de Honduras
NACIONAL AUTÓNOMA DE HONDURAS Facultad de Ingeniería
Catedrático: M.Sc. Ing. Daniel Flores IE-612 Diseño Digital
Facultad de Ingeniería – Departamento de Ingeniería Eléctrica Industrial
Diseño Digital – Sección 1300 – Ejemplo de diseño 02: circuito digital con APSoC
Catedrático (Autor): Máster Ing. Daniel Flores Fecha: 2019-08-25

Nombre: ___________________________________ Número de Cuenta: ________________

1. Está utilizando el ZYNQ XC7Z010 (la versión más reciente es un XC7Z020), un APSoC que le
permite trabajar con un microprocesador y un FPGA, todo en el mismo integrado. La parte del
FPGA debe utilizarse para construir un circuito que permita elegir manualmente una de cuatro
señales digitales:
 I0 (señal proveniente del puerto Ethernet)
 I1 (señal digitalizada proveniente del puerto MIC IN)
 I2 (señal proveniente del puerto USB OTG)
 I3 (señal digitalizada proveniente del puerto XADC)
Cuando se escoge manualmente la señal deseada, debe ser instantáneamente re-enviada por
el pin V12 del Pmod JE. Como la elección del canal debe ser manual se utilizan dos switches, el
G15 y el P15.

Responda las siguientes preguntas básicas:

a) ¿Qué circuito digital recomienda para esta tarea? ¿Por qué?
b) ¿Cuál sería el código del circuito digital que recomienda para esta tarea?
c) ¿Qué metodología utilizará para comprobar que hizo bien su diseño?

Responda las siguientes preguntas específicas:

d) ¿Qué tecnología utiliza el pin V12 del Pmod JE?
e) Si desea poder conmutar entre los distintos canales a una velocidad de 2 µs, ¿podría
hacerlo de forma manual? ¿cómo lo haría?
f) ¿Cuál cree que sería la velocidad más rápida con la que el ZYNQ XC7Z010 podría conmutar
sin problemas entre los distintos canales?

Página 1|5
Universidad Nacional Autónoma de Honduras Facultad de Ingeniería
Catedrático: M.Sc. Ing. Daniel Flores IE-612 Diseño Digital

Solución
Solución inciso a)

La mejor opción sería un multiplexor de 4 a 1: con dos switches es fácil escoger entre cuatro canales.

Solución inciso b)

Como se desea crear el circuito en una FPGA, se puede utilizar un HDL como Verilog o VHDL. El
campus virtual ya muestra un código que es de utilidad:

Solución inciso c)

Las velocidades de los paquetes de bits son demasiado como para ser percibidas, por lo que se
pueden generar con VHDL señales digitales con periodos del orden de los segundos, así se conectan
a los leds y se podrán apreciar. El pin V12 puede conectarse a una protoboard con una resistencia y
un LED para ver cuál de los canales está a la salida del MUX. La metodología sería la siguiente:

Página 2|5
Universidad Nacional Autónoma de Honduras Facultad de Ingeniería
Catedrático: M.Sc. Ing. Daniel Flores IE-612 Diseño Digital

1. Crear y simular el código del MUX 4 a 1.

2. Exportar el código y crear un bloque IP de ese MUX (IE612_Multiplexor_4a1_v1_0).
3. Crear y simular el código de una señal digital muy lenta, con periodos en el orden de los segundos
(se llamará slowclk_v1_0).
4. Exportar el código y crear cuatro bloques IP de esas señales digitales lentas.
5. Crear y conectar los puertos de entrada y salida de nuestro circuito digital:
Entradas:
clk_in_0 = señal de reloj de la placa electrónica (periodo 8 ns).
AB_0[1:0] = selección de canal, se conectan a los switches G15 y P15.
rst = reinicio del sistema, se conecta a un botón pulsador R18 (elegido arbitrariamente).

Salidas:
I0_out = conectado al led M14, muestra el comportamiento de la señal I0.
I1_out = conectado al led M15, muestra el comportamiento de la señal I1.
I2_out = conectado al led G14, muestra el comportamiento de la señal I2.
I3_out = conectado al led D18, muestra el comportamiento de la señal I3.
Output_0 = conectado al pin V12 del Pmod JE, es la salida del multiplexor.

6. Crear el archivo .xdc para que conecte las señales que nos interesa con los pines, leds, switches y
botones que queremos.

Página 3|5
Universidad Nacional Autónoma de Honduras Facultad de Ingeniería
Catedrático: M.Sc. Ing. Daniel Flores IE-612 Diseño Digital

7. Probar distintas combinaciones de los switches G15 y P15 y comprobar, con el led de la
protoboard conectada a Output_0, que la señal de salida coincide con uno de los leds M14, M15,
G14 o D18.

Página 4|5
Universidad Nacional Autónoma de Honduras Facultad de Ingeniería
Catedrático: M.Sc. Ing. Daniel Flores IE-612 Diseño Digital

Solución inciso d)

Se puede ver en el archivo .xdc que utiliza un puerto LVCMOS33, los niveles con los que opera son
aproximadamente:

Solución inciso e)

Es imposible realizar ese tipo de conmutaciones de forma manual.

Una alternativa es otro bloque IP, otro circuito digital que de acuerdo a nuestro diseño pueda
realizar conmutaciones a esas velocidades.

Solución inciso f)

Como el reloj de la placa electrónica con la que se trabaja tiene un periodo de 8 ns, ésa sería la
máxima velocidad de conmutación entre distintos canales (al menos con el contenido cubierto en
la clase hasta ahora).

Página 5|5