Documentos de Académico
Documentos de Profesional
Documentos de Cultura
LABORATORIO DE INSTRUMENTACIÓN
PRACTICA No. : 07
Evelyn Santamaría 59
1
TÍTULO: Compuertas Lógicas
OBJETIVOS:
MARCO TEÓRICO
AND
En el grafico 7.1 se muestra, en forma simbólica una compuerta AND de dos entradas y su
tabla de verdad.
La compuerta AND es un circuito que opera en forma tal que su salida es ALTA sólo cuando
todas sus entradas son ALTAS. En todos los otros casos la salida de la compuerta AND es
BAJA.
A B SAL
0 0 0
0 1 0
1 0 0
1 1 1
a b
NAND
A B SAL
0 0 1
0 1 1
1 0 1
1 1 0
a b
2
OR
A B SAL
0 0 0
0 1 1
1 0 1
1 1 1
a b
NOR
El grafico 7.4 muestra el símbolo de una compuerta NOR de dos entradas y su tabla de
verdad. Es igual al símbolo de la compuerta OR excepto que tiene un círculo pequeño en la
salida, que representa la operación de inversión. De este modo, la compuerta NOR opera
como una compuerta OR seguida de un INVERSOR.
A B SAL
0 0 1
0 1 0
1 0 0
1 1 0
a b
XOR
El grafico 7.5 se muestra el símbolo de una compuerta XOR de dos entradas. Las variables de
entrada son A y B la salida es SAL. La salida es 1 lógico si y solo si A es diferente de B, si A
y B son ambas 0 lógico o ambas son 1 lógico entonces SAL es 0 lógico.
A B SAL
0 0 0
0 1 1
1 0 1
1 1 0
a b
3
NOT
El grafico 7.6 muestra el símbolo de un circuito NOT, al cual se le llama más comúnmente
INVERSOR. Este circuito siempre tiene una sola entrada y su nivel lógico de salida siempre
es contrario al nivel lógico de esta entrada.
A SAL
0 1
1 0
a b
FAMILIAS LÓGICAS
Su tensión de alimentación (Vcc) característica se halla comprendida entre los 4.75 V y los
5.25 V; como se ve un rango muy estrecho, debido a esto, los niveles lógicos vienen definidos
por el rango de tensión comprendida entre 0.2 V y 0.8 V para el estado BAJO y los 2.4 V para
el estado ALTO.
La velocidad de transmisión entre los estados lógicos es su mejor característica aunque esta
característica le hace aumentar su consumo siendo su mayor enemigo, motivo por el cual han
aparecido diferentes versiones de TTL como FAT, SL, S, etc. y últimamente los TTL: HC,
HCT y HCTLS. En algunos casos puede alcanzar poco más de 250 Mhz.
Esta familia es la primera que surge y aún todavía se utiliza en aplicaciones que requieren
dispositivos SSI y MSI. El circuito lógico TTL básico es la compuerta NAND. LA familia
TTL utiliza como componente principal el transistor bipolar.
Debemos tomar en cuenta ciertas características de la lógica TTL. Si dejamos una entrada sin
conectar actuará exactamente como un 1 lógico aplicado a esa entrada, ya que el transistor no
será polarizado en forma directa. Cuando se presenta el caso de que no utilizamos una entrada
la podemos dejar desconectada para que actúe como un 1 lógico, pero lo más conveniente
sería conectarla a +5 V a través de una resistencia de 1 KΩ para proteger de las corrientes a
las entradas de la compuerta.
4
Cuando dos o más entradas de una compuerta TTL se interconectan para formar una entrada
común, esta tendrá un factor de carga de entrada que es la suma de los factores de carga de
cada entrada.
La familia 74 cuenta con varias series de dispositivos lógicos TTL (74, 74LS, 74S, etc.).
Estas series utilizan una fuente de alimentación (Vcc) con voltaje nominal de 5 V. Funcionan
de manera adecuada en temperaturas ambientales que van de 0º a 70 ºC.
Limits
Symbol Parameter
Min Typ Max Unit
VOH Output HIGH Voltage 2.7 3.5 V
0.35 0.5 V
Los voltajes aplicados a cualquier entrada de un circuito integrado de este tipo no deben
exceder los 5.5 V. Existe también un máximo para el voltaje negativo que se puede aplicar a
una entrada TTL, que es d -0.5 V. Esto se debe al uso de diodos de protección en paralelo en
cada entrada de los CI TTL.
Retardo de propagación
La compuerta NAND TTL estándar tiene retardos de propagación característicos de tPLH= 11
ns y tPHL=7 ns, con lo que el retardo promedio es de tPD(prom)=9 ns.
Dentro de la familia TTL, existen otras series que ofrecen alternativas de características de
velocidad y potencia. Dentro de ellas, están:
5
Serie 74AS (AS-TTL), TTL Schottky avanzada.
Serie 74ALS, TTL avanzada Schottky de bajo consumo de potencia.
La serie TTL también puede caracterizarse por el tipo de salida con que cuenta:
Las compuertas 54 pueden operar en un rango de temperatura muy ancho (-55 Celsius a +125
Celsius) que los 74/74LS (0 A 70 Celsius). La familia 54 es mejor si nosotros tenemos que
construir circuitos para ‘los ambientes’ extremos.
TTL todavía se usa mucho para construir circuitos ya que las compuertas son baratas y
bastantes robustas (es decir no es probable que se dañe al construir el circuito). Sin embargo,
los sistemas comerciales e industriales usan lógica CMOS para los circuitos digitales.
FAMILIA CMOS
Existen varias series en la familia CMOS de circuitos integrados digitales. La serie 4000 que
fue introducida por RCA y la serie 14000 por Motorola fueron las primeras series CMOS.
También existe la serie 74 C que su característica principal es que es compatible terminal por
terminal y función por función con los dispositivos TTL. Esto hace posible reemplazar
algunos circuitos TTL por un diseño equivalente CMOS. La serie 74 HC so los CMOS de alta
velocidad, tienen un aumento de 10 veces la velocidad de conmutación. La serie 74 HCT es
también de alta velocidad y también es compatible en lo que respecta a los voltajes con los
dispositivos TTL.
Los voltajes de alimentación en la familia CMOS tienen un rango muy amplio, estos valores
van de 3 a 15 V para los 4000 y los 74 C. De 2 a 6 V para los 74 HC y 74 HCT.
Los requerimientos de voltaje en la entrada para los dos estados lógicos se expresa como un
porcentaje del voltaje de alimentación. Tenemos entonces:
VOL(max) = 0 V
VOH(min) = VDD
VIL(max) = 30% VDD
VIH(min) = 70% VDD
Por lo tanto los márgenes de ruido se pueden determinar a partir de los valores anteriores y
tenemos que es de 1.5 V. Esto es mucho mejor que los TTL ya que los CMOS pueden ser
6
utilizados en medios con mucho más ruido. Los márgenes de ruido pueden hacerse todavía
mejores si aumentamos el valor de VDD ya que es un porcentaje de este.
Ya que los CMOS tienen una resistencia de entrada extremadamente grande (1012 Ω), casi no
consumen corriente. Pero debido a su capacitancia de entrada se limita el número de entradas
CMOS que se pueden manejar con una sola salida CMOS. Así pues, el factor de carga de
CMOS depende del máximo retardo permisible en la propagación. Comúnmente este factor de
carga es de 50 para bajas frecuencias, para altas frecuencias el factor de carga disminuye.
Hay otras características muy importantes que tenemos que considerar siempre, las entradas
CMOS nunca deben dejarse desconectadas, todas tienen que estar conectadas a un nivel fijo
de voltaje, esto es por que los CMOS son, al igual que los MOS muy susceptibles a cargas
electrostáticas y ruido que podrían dañar los dispositivos.
Cuando las salidas CMOS manejan solo entradas CMOS, los niveles de voltaje de salida
pueden estar muy cercanos a 0 V para el estado bajo, y a VDD para el estado alto.
Velocidad de operación
Una compuerta NAND N-MOS común tiene un tiempo de retardo de 50 ŋs. Esto se debe
principalmente a la resistencia de salida relativamente alta (100 KΩ) y la carga capacitiva
representada por las entradas de los circuitos lógicos manejados.
Margen de ruido
Normalmente, los márgenes de ruido N-MOS están alrededor de 1,5 V cuando operan desde
VDD = 5 V, y serán proporcionalmente mayores para valores más grandes de VDD.
7
Factor de carga
Para circuitos operando en DC o de baja frecuencia, las capacidades del factor de carga son
virtualmente ilimitadas. Sin embargo, para frecuencias mayores de 100 Khz, se observan un
deterioro del factor de carga siendo del orden de 50, lo que es un tanto mejor que en las
familias TTL.
Las familias lógicas MOS son especialmente susceptibles a daños por carga electrostática.
Esto es consecuencia directa de la alta impedancia de entrada de estos CI. Una pequeña carga
electrostática que circule por estas altas impedancias puede dar origen a voltajes peligrosos.
La mayoría de los nuevos dispositivos CMOS están protegidos contra daño por carga estática
mediante la inclusión en sus entradas de un diodo zener de protección. Estos diodos están
diseñados para conducir y limitar la magnitud del voltaje de entrada a niveles muy inferiores a
los necesarios para hacer daño.
Serie 4000/14000
Serie 74C
Serie 74HC (CMOS de alta velocidad)
Serie 74 HCT
En comparación con las familias lógicas TTL, las familias lógicas MOS son más lentas en
cuanto a velocidad de operación; requiere de mucho menos potencia; tienen un mejor manejo
del ruido; un mayor intervalo de suministro de voltaje; un factor de carga más elevado y
requieren de mucho menos espacio (área en el CI) debido a lo compacto de los transistores
MOSFET. Además, debido a alta densidad de integración, los CI MOS están superando a los
CI bipolares en el área de integración a gran escala. (LSI- memorias grandes, CI de la
calculadora, microprocesadores, así como VLSI).
Por otro lado, la velocidad de operación de los CI TTL los hace dominar las categorías SSI o
MSI (compuertas, flip-flops y contadores).
La familia ECL, lo que quiere decir Lógica Acoplada en Emisor (Emmiter-Coupled Logic),
son unos circuitos integrados digitales los cuales usan transistores bipolares, pero a diferencia
de los TTL en los ECL se evita la saturación de los transistores, esto da lugar a un incremento
en la velocidad total de conmutación. La familia ECL
0 lógico -1.7 V
1 lógico -0.8 V
8
Características de la ECL
La familia TTL utiliza transistores que operan en el modo saturado. Como resultado, su
velocidad de conmutación está limitada por el retardo en el tiempo de almacenamiento
asociado con un transistor que se conduce a saturación. En cambio con el desarrollo de la
ECL se ha logrado mejorar las velocidades de conmutación. La familia ECL no se usa tan
comúnmente como las familias TTL y MOS, excepto en aplicaciones de muy alta frecuencia
donde su velocidad es superior. Sus márgenes de ruido son relativamente bajos y tiene un
elevado consumo de potencia, son desventajas en comparación con las otras familias lógicas.
En la familia ECL los transistores nunca se saturan, esto hace que la velocidad de
conmutación sea muy alta, el tiempo común de retardo es de 2 ns. Los márgenes de ruido en
el peor de los casos son de 250 mV. Esto hace a los ECL un poco inseguros para utilizarse en
medios industriales de mucho trabajo.
También tenemos que tomar en cuenta la disipación de potencia de una compuerta ECL que
es de 40 mW, muy alta en comparación a las otras familias. Otra desventaja es su voltaje de
alimentación negativo y niveles lógicos, que no son compatibles con las demás familias y esto
dificulta el uso de las ECL en conjunción con los circuitos TTL y MOS.
REALIZACIÓN DE LA PRÁCTICA
Protoboard
Fuente de cc regulable
1 punta lógica
1 manual ECG
9
Procedimiento:
1. Armar los siguientes circuitos para comprobar las diferentes compuertas lógicas:
Nota: Los circuitos eléctricos mostrados en las figuras tendrán en sus entradas ceros lógicos
siempre y cuando se cierren los interruptores, ya que mientras no estén conectadas a nada
cualquiera de las dos entradas por default tienen un uno lógico.
10
Compuerta NOT - 7404 (Anexo 5 y 6)
11
Compuerta NAND - 7400 (Anexo 9 y 10)
12
CONCLUSIONES
WEBGRAFÍA
Guía de práctica Nº 7
http://sergioc2005.tripod.com/arqcomp1/Pract2CompLogicas06.pdf
13
ANEXOS
14
Anexo 2 – AND
15
Anexo 3 – OR - 7432
16
Anexo 4 – Or
17
Anexo 5 – NOT - 7404
18
Anexo 6 – NOT
19
Anexo 7 – XOR - 7486
20
Anexo 8 – XOR
21
Anexo 9 – NAND - 7400
22
Anexo 10 – NAND
23
Anexo 11 – NOR – 7402
24
Anexo 12 – NOR
25