Diseño Lógico I

Facultad de Ciencias Exactas y Tecnología – UNT.

Introducción
Fabricantes

Elevada complejidad

Facilitar tareas de
diseño

Herramientas CAD
 Diseño Lógico I
Facultad de Ciencias Exactas y Tecnología – UNT.

DESCRIPCIÓN GRÁFICA DEL MODELO DE

DISEÑO DE SISTEMAS COMPLEJOS
 Diseño Lógico I
Facultad de Ciencias Exactas y Tecnología – UNT.

Proceso de diseño Simplificado

Antes de realizar un prototipo de un sistema digital complejo hay que comprobar
que funciona de acuerdo con las especificaciones (Requirements). Esto da lugar a
que su proceso de diseño se pueda dividir de forma simplificada en tres fases:

Verificación
• Especificación de • Realización física
la función del sistema en
• Comprobación
alguna FPGA
del
funcionamiento
• Optimización
Descripción del
Implementación
sistema
 Diseño Lógico I
Facultad de Ciencias Exactas y Tecnología – UNT.

Descripción del sistema digitales complejos

- Descripción estructural
(Structural modeling)
Especifica los elementos y sus
interconexiones

-Descripción funcional o de
comportamiento
(Behavioural modeling)
Describe el funcionamiento

-Descripción física o
geométrica (Physical design)
Genera los datos para la
realización física
 Diseño Lógico I
Facultad de Ciencias Exactas y Tecnología – UNT.

LENGUAJES DE DESCRIPCIÓN DE LOS

SISTEMAS DIGITALES
HDL (acrónimo de Hardware Description Language)
Existen múltiples formas de describir los sistemas digitales complejos, que
tienen como objetivo facilitar su implementación y la comprobación de su
funcionamiento mediante herramientas (Tools) de diseño asistido por
computador conocido como CAD (Computer Aided Design) o EDA
(Electronic Design Automation).

LENGUAJES HDL
-HDL sencillos no estructurados orientados a la realización de un único
circuito o módulo por fichero.
-HDL estructurados o complejos que permiten definir submódulos y
enlazarlos jerárquicamente en un único fichero.
 Diseño Lógico I
Facultad de Ciencias Exactas y Tecnología – UNT.

Lenguajes de descripción de sistemas

digitales
Lenguajes de descripción de hardware
(Descripción Funcional, Estructural y Física)

HDL

No estructurados Estructurados

Único circuito o módulo Permite definir submódulos

Jerarquías Bibliotecas
 Diseño Lógico I
Facultad de Ciencias Exactas y Tecnología – UNT.

HDL no estructurados
No
estructurados

Único circuito o módulo

ABEL XABEL ABEL

ABEL
(A+PLUS)

Xilinx Lattice
DataI/O Altera iPLS

Altera para 1997 1997

1983 1984 Intel
 Diseño Lógico I
Facultad de Ciencias Exactas y Tecnología – UNT.

HDL estructurados
Estructurados
Submódulos o Subcircuitos

VHDL
(Very High Descrition Veriilog Otros
Lenguage)

Departamento
de Defensa de Cadence AHDL
los EEUU

1983 1983 Altera

Norma IEEE Norma IEEE

1076 (1987) (1995)
 Diseño Lógico I
Facultad de Ciencias Exactas y Tecnología – UNT.

Características de los HDL estructurados

Capacidad multinivel
• Niveles de jerarquías

Capacidad de combinar descripción funcional y de comportamiento

Instrucciones que definen una sintaxis independiente del nivel

Independencia tecnológica.
• No depende de la forma de realización física posterior

Universalidad
• Compatibles con gran número de herramientas CAD

Facilidad de comprensión y lectura

• Simplifica la documentación
 Diseño Lógico I
Facultad de Ciencias Exactas y Tecnología – UNT.

Sistemas CAD

CAD

Altera Xilinx Lattice

MAX+PLUS II Quartus Foundation ispDesignExpert

 Diseño Lógico I
Facultad de Ciencias Exactas y Tecnología – UNT.

Diagrama básico de un proceso de diseño

 Diseño Lógico I
Facultad de Ciencias Exactas y Tecnología – UNT.

Diagrama
detallado de un
proceso de
diseño
 Diseño Lógico I
Facultad de Ciencias Exactas y Tecnología – UNT.

Diseño Jerárquico en HDL

El diseño de sistemas digitales complejos se simplifica si se lo divide en módulos mas
sencillos. Se encuentran las soluciones de estos módulos simples . Luego se las une y se
encuentra la solución global.

Entre las alternativas par a unir las soluciones simples se tiene:

1) Unir en un diseño esquemático dos módulos HDL

2) Unir en un único diseño HDL, mediante la incorporación de componentes, los

HDLs de componentes mas simples.

3) También es posible combinar módulos descriptos en HDL , gráficamente o

temporalmete.

PROYECTO
 Diseño Lógico I
Facultad de Ciencias Exactas y Tecnología – UNT.

Diseño Jerárquico en HDL.

Ejemplo: Decodificador de un contador mod 5
Un decodificador detecta un estado de conteo mediante un patrón de bits únicos para ese
estado.
La tabla de funcionamiento del “decodificador de contador” es:

Clock Conta Deco

(entrada) (Señal intermedia) (Salida)
 000 00001
 001 00010
 010 00100
 011 01000
 100 10000
 Diseño Lógico I
Facultad de Ciencias Exactas y Tecnología – UNT.
Diseño Jerárquico en HDL.
Ejemplo: Decodificador de un contador mod 5. Componentes
simples
Contador + Decodificador
 Diseño Lógico I
Facultad de Ciencias Exactas y Tecnología – UNT.

Diseño Jerárquico en HDL.

Ejemplo: Decodificador de un contador MOD 5.
Componentes simples. Simulación

Contador

Decodificador
 Diseño Lógico I
Facultad de Ciencias Exactas y Tecnología – UNT.

Diseño Jerárquico en HDL.

Decodificador de un contador mod 5. Editor gráfico
y simulación
 Diseño Lógico I
Facultad de Ciencias Exactas y Tecnología – UNT.

Diseño Jerárquico en
HDL.
Decodificador de un
contador MOD 5. HDL y
simulación