Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Sistema Digital Con Memoria Eprom PDF
Sistema Digital Con Memoria Eprom PDF
SANTIAGO DE CALI
UNIVERSIDAD SANTIAGO DE CALI
DEPARTAMENTO DE LABORATORIOS
Introducción.
El artículo presente describe un proyecto que puede ser realizado por estudiantes de un
primer curso sobre circuitos digitales. Tiene como objetivos reforzar los conocimientos
que tienen los estudiantes de memoria EPROM, utilizando la misma en la obtención de la
raíz cuadrada de un número entero de 2 dígitos y grabando la misma en el programador
universal disponible en el laboratorio de Electrónica de la Universidad Santiago de Cali.
Diagrama funcional
En la figura 1 se muestra el diagrama funcional del sistema digital que cumple con los
requerimientos planteados.
registro registro
decenas unidades
.
N N
Las salidas de los dos registros se aplican a decodificadores BCD/7 Segmentos y las
salidas de estos a displays para visualizar el número N tecleado.
Ruido de rebote
Un switch o interruptor mecánico genera en su salida lo que se conoce como ruido de
rebote.
Suponga que se tiene el circuito que se muestra en la figura 2.
voltaje en
la salida
+5v.
R
t1 tiempo
salida (b)
voltaje en ruido de
1
la salida rebote
presión 2
tiempo
(a) (c)
Sin embargo, al golpear la lámina móvil el punto 2, esta rebota encontrándose el switch
cerrado y abierto repetitivamente hasta que definitivamente se quede cerrado,
generándose por tanto la señal que se muestra en la figura 2c.
La frecuencia con que rebota el switch es relativamente alta y el tiempo que demora el
ruido de rebote en la mayoría de los switches encontrados varía entre 10 y 20
milisegundos aproximadamente.
Este ruido de rebote puede causar muchos inconvenientes en los sistemas digitales. Así
por ejemplo, si la señal en c se aplica a un contador, este contará muchos pulsos al
presionar una sola vez un switch, etc.
DDEEPPAARRTTAAM MEENNTTOO DDEE LLAABBOORRAATTOORRIIOOSS
GGUUIIAASS DDEE LLAABBOORRAATTOORRIIOO DDEE SSIISSTTEEMMA DIGITAALL CCOONN M
A D I G IT MEEM MOORRIIAA EEPPRROOMM
En el caso que nos ocupa, si la señal DAV tuviese la característica que se muestra en la
figura 2c, se aplicarían muchos pulsos a las entradas de reloj de los registros y si la tecla
presionada es por ejemplo un 5, ambos registros almacenarían este número y en el
display aparecería el número N = 55 con sólo presionar el nº 5 una sola vez.
1
3
Q
R
S Q S +5v. t
Figura 3. (a) Latch SR, (b) latch SR con NANDs y (c) señal obtenida
Si en t=t1 se presiona la tecla, el punto 1 hace contacto con el punto 3 activándose con
un 0 la entrada de Set´ y colocando la salida Q=1. Si a continuación la lámina móvil
rebota separándose del punto 3, las dos entradas del latch se inactivan con 1 y no
cambia de estado, obteniéndose la señal que se muestra en la figura 3c sin ruido de
rebote.
Teclado decimal
De acuerdo con el análisis anterior, el teclado decimal sin ruido de rebote consistirá de
10 teclas del 0 al 9 con diez circuitos biestables (latch) como se muestra en la figura 4.
10Kohmios
0
Tecla 0 10Kohmios
+5v.
10Kohmios
1
Tecla 1 10Kohmios
+5v.
ver lista de
elementos
+5v.
10Kohmios
9
Tecla 9 10Kohmios
+5v.
Para encontrar el circuito del codificador del teclado se puede construir la tabla 1 que
se muestra.
De la tabla anterior se pueden obtener las siguientes funciones para las salidas del
codificador:
O3 = I8 + I9 O2 = I4 + I5 + I6 + I7 O1 = I2 + I3 + I6 + I7 y O0 = I1 + I3 + I5 + I7 + I9
Con las funciones anteriores se puede obtener el circuito que se muestra en la figura 6.
Como el pulso DAV debe generarse con cualquier tecla que se presione, esta salida será
una OR de todas las entradas al codificador. La función de los 4 inversores será demorar
este pulso (4 veces la demora de propagación de un inversor) para que ocurra cuando el
codigo en BCD en las salidas O3O2O1O0 se encuentre disponible y estable.
Los circuitos integrados requeridos para este codificador serán: 2 circuitos integrados de
2 compuertas OR de 4 entradas, 1 circuito integrado de 4 compuertas OR de 2 entradas,
1 circuito integrado de 1 compuerta OR de 8 entradas y 1 circuito de 6 inversores.
I0
I1
I2
I3
I4
I5
I6
I7
I8
I9
DAV
O3 O2 O1 O0
Figura 5. Circuito del codificador del teclado
Registros.
Para almacenar el número N se utilizarán 2 circuitos integrados 74LS194A. Estos circuitos
son registros de desplazamiento de 4 bits como se muestra en la figura 6.
3 4 5 6
10 S1 S0
S1 A B C D no opera
9 0 0
S0 0 1 desplaza a la derecha
2 7
SR SER SL SER 1 0 desplaza a la izquierda
1 74LS194A 1 1 carga o almacena los datos de
CLR
11 reloj entrada
QA QB QC QD
Las operaciones anteriores se
15 14 13 12 efectúan en sincronismo con el
flanco positivo de los pulsos
Descripción: aplicados a la entrada de reloj
A,B,C,D : entradas de datos en paralelo
QA,QB,QC,QD : salida de datos
CLR : entrada asincrónica de borrado, se activa con 0
SR SER : entrada para desplazamiento a la derecha
SL SER : entrada para desplazamiento a la izquierda
S1S0 : Modo de operación
S1 A B C D S1 A B C D
S0 S0
SR SER SL SER SR SER SL SER
CLR CLR
DAV 74LS194A 74LS194A
QA QB QC QD QA QB QC QD
A la entrada de
dirección de la
EPROM
A7
A0
Al decodificador Al decodificador
BCD/ 7segmentos BCD/ 7segmentos
(decenas) (unidades)
Observe que los registros de la figura 7 están colocados en el modo de carga de datos en
paralelo ya que S1S0 = 11. De esta forma, cuando se presione una tecla y se origine el
pulso DAV, estos registros almacenaran los datos que estén presentes en sus entradas
con el flanco positivo de este pulso.
Similarmente las entradas de CLR´ se colocaron en 1 fijo para que estén inactivas.
dp a b c d e f g
dpa b c d e f g
a
f b
g LEDs
e c
.
dp
d
común común
(a) (b)
En esta figura, cuando el circuito 7447A recibe el código DCBA = 0011 por ejemplo,
produce en sus salidas el código abcdefg = 0000110, circulando corriente por los LEDs
abcdg, iluminándose por tanto el número 3 en el display, etc.
Las resistencias de 220 ohmios tienen como misión limitar las corrientes que circulan por
los LEDs.
6 2 1 7 6 2 1 7
3 D C B A 3 D C B A
LT LT
4 BI/RBO 7447A 4
5 5
BI/RBO 7447A
RBI RBI
a b c d e f g a b c d e f g
13 12 11 10 9 15 14
13 12 11 10 9 15 14
220
0hmios
6 1 13 10 8 7 2 11
dp a b c d e f g dp a b c d e f g
4.7
KOHMIOS
NTE3050
. común
. común
NTE3050
14
+5v.
En la figura 9, las entradas LT´, RBI´ y BI´/RBO´ tienen un 1 fijo aplicado para que se
encuentren inactivas. La entrada LT´ (Lamp test) se utiliza para probar el display ya que
cuando se activa esta entrada todas las salidas abc…g se hacen 0 y se deben iluminar
todos los segmentos.
+5v.
2 23 21 24 25 3 4 5 6 7 8 9 10
D C B A D C B A
decenas unidades
a los decodificadores BCD/ 7 segmentos
de la raíz cuadrada de N
Figura 10. Memoria EPROM
Las entradas CE´y OE´están conectadas a tierra para habilitar el circuito y las salidas
respectivas del mismo.
Como solamente son necesarias 8 líneas de dirección (A7A6…A0), el resto de las líneas
son conectadas a tierra, por lo que solamente estarán disponibles 256 localizaciones y de
estas sólo se grabarán datos en 100.
Las direcciones de memoria en la EPROM 27C64 van de 0000hex a 1FFFhex. Una vez
introducidos los datos, la ventana de Buffer Edit aparecerá como se muestra en la tabla
2.
DIRECCIÓN HEX
00000000 00 10 14 17 20 22 24 26 28 30 FF FF FF FF FF FF
00000010 31 33 35 36 37 39 40 41 42 44 FF FF FF FF FF FF
00000020 45 46 47 48 49 50 51 52 53 54 FF FF FF FF FF FF
00000030 55 56 57 57 58 59 60 61 62 62 FF FF FF FF FF FF
00000040 63 64 65 66 66 67 68 69 69 70 FF FF FF FF FF FF
00000050 70 71 72 73 73 74 75 75 76 77 FF FF FF FF FF FF
00000060 77 78 79 79 80 81 81 82 82 82 FF FF FF FF FF FF
00000070 84 84 85 85 86 87 87 88 88 89 FF FF FF FF FF FF
00000080 89 90 91 91 92 92 93 93 94 94 FF FF FF FF FF FF
00000090 95 96 96 96 97 97 98 98 99 99 FF FF FF FF FF FF
000000A0 FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF
000000B0 FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF
000000C0 FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF
etc.
Tabla 2. Ventana de Buffer Edit
Coloque 00A0 en Fill Start Adress, 1FFF en Fill End Adress y FF en Fill Data.
Luego de esta operación haga click en OK para llenar toda la tabla.
Una vez terminado de introducir todos los datos, haga click en Prog para que su memoria
quede grabada con los datos introducidos.
Consideraciones Finales.
En los momentos de redactar el presente artículo, los estudiantes han manifestado
ciertas dificultades para conseguir en el mercado el teclado decimal con teclas de 1
polo, 2 posiciones.
Para obviar este inconveniente se podría utilizar el circuito que se muestra en la figura
12.
Vss NC VSS
1 2 3 4 5 6 7 1 2 3 4 5 6 7
CD4071B CD4072B
14 13 12 11 10 9 8 14 13 12 11 10 9 8
VDD NC VDD
NC VSS VSS
1 2 3 4 5 6 7 1 2 3 4 5 6 7
CD4078B CD40106B
En esta figura se utiliza un capacitor para impedir que el voltaje a la entrada del
inversor alcance el valor Vp , el cual es el nivel del voltaje de entrada en el inversor
para el cual la salida experimenta una transición de 1 a 0. Observe que este inversor
debe ser CMOS, no TTL. En el circuito CD40106B, Vp = 2.9 voltios con una fuente de
alimentación de +5v.
Voltaje en el capacitor
+5v rebote
VP
100
Kohmios
VN
CD40106B
IIL salida tiempo
salida
tecla n
0.47
microfaradios
Inversor CMOS
entrada tipo
Schmitt Trigger tiempo
Se debe señalar que este circuito opera con lógica negativa, por lo que en el caso de ser
utilizado se deben hacer las modificaciones pertinentes.
15 0 bit de mayor
11 1 orden
12 2 D
14
13
3
1 4 CD40147B
C pin 8: tierra
6
2 5 pin 16: +5voltios
3
6
B 7
4
7 9
5
8
A
10 bit de menor
9
orden
Conclusiones
En el presente artículo se ha descrito un sistema digital para obtener la raíz cuadrada de
un número entero de dos dígitos utilizando una memoria EPROM en forma de tabla, en la
cual las raíces cuadradas de los númeron están grabadas en forma permanente. Se debe
observar que nada más se necesita una memoria de 256 bytes (8 líneas de dirección). La
memoria 27C64 fue utilizada por su disponibilidad en el laboratorio de Electrónica de la
Universidad Santiago de Cali.
Bibliografía
1. Víctor P. Nelson, H. Troy Nagle, Bill D. Carroll y J. David Irwin, “Análisis y Diseño
de Circuitos Lógicos Digitales”, Prentice-Hall Hispanoamericana S.A., 1996
2. M. Morris Mano, “Lógica Digital y Diseño de Computadores”, Editorial Dossat S.A.,
1982
3. J.F. Wakerly, “Digital Design Principles and Practices”, 2ª ed., Englewood Cliffs,
NJ: Prentice-Hall, 1984.