Descripción y diseño de

Hardware
Grupo:Arq191g100
Profesor: Juan Carlos Gutiérrez Martínez
Presentado Por: Yeison Andrés Jaramillo Restrepo
 SEMIRESTADOR DE 1BIT_JR A,B = TYPE IN
R,P = TYPE OUT
NOT_JR AND_JR

A A Y A INFORMATION TABLE
U1 Y
S1
U2
B U1, U3 = NOT_JR
B U2,U4 = AND_JR
S3 U5 = OR_JR
SIGNALS g
1 1 B A s1,s2,s3,s4
U3 Y Y R R =RESTA
U5
P=PRESTAMO
S2 B
Pasar 1 Bit
Por Cada NOT_JR BA+BA
AND_JR OR_JR BA
Señal y
Conexión A B S4
Los Puertos U4 P
A Y
 RESTADORCOMPLETO1BIT_JR A,B,P1 = TYPE IN
R,P = TYPE OUT
SR1_JR OR_JR
R
A A A P INFORMATION TABLE
P
U1 U3
P S2
B U1, U2 = SR1_JR
B
B U3 = OR_JR
S1 S3 SIGNALS
P1
s1,s2,s3 g

A R R R =RESTA
U2 P=PRESTAMO

B P

SR1_JR

1 1
Pasar 1 Bit Por Cada Señal y Conexión A Los Puertos
 RESTADORCOMPLETO4BYTES_JR A3- A0 = TYPE IN
B3 - B0 = TYPE IN
R0,R1,R2,R3, ROUT = TYPE OUT
B3 A3 B2 A2 B1 A1 B0 A0
INFORMATION TABLE

B A B A B A B A U1, U2, U3 = RC1_JR

Rout Rout
U0 = SR1_JR
Rout
P Pout U3 S2 U2 S1 U1 S0 U0 SIGNALS
s1,s2,s3 g
Pin Pin Pin
R0-R3 =RESTA
RC1_JR RC1_JR RC1_JR SR1_JR
P=POUT

R3 R2 R1 R0

1 1
Pasar 1 Bit Por Cada Señal y Conexión A Los Puertos