PRACTICA Nº 7POLARIZACIONES DE JFET

I.- OBJETIVOS

Verificar el funcionamiento de un JFET

Experimentar circuitos de polarización del JFET

II.- FUNDAMENTO TEORICO

En los transistores bipolares, una pequeña corriente de entrada (corriente de base)

controla la corriente de salida (corriente de colector); en los casos de los FET, es
un pequeño voltaje de entrada que controla la corriente de salida.

La corriente que circula en la entrada es generalmente despreciable (menos de un

pico amperio). Esto es una gran ventaja, cuando la señal proviene de un dispositivo
tal como un micrófono de condensador o un transductor piezo eléctrico, los cuales
proporcionan corrientes insignificantes.

Los FET’s, básicamente son de dos tipos:

- El transistor de efecto de campo de Juntura o JFET.

- El transistor de efecto de campo con compuerta aislada o IGFET, también

conocido como semiconductor de óxido de metal, MOS, o  simplemente MOSFET.

EL JFET
El JFET esta constituido por una barra de silicio tipo N o canal N, introducido en
una barra o anillo de silicio tipo P tal como se muestra en la Fig. A

Los terminales del canal N son denominados “SURTIDOR” (SOURCE) y

“DRENADOR” (DRAIN). El anillo forma el tercer terminal del JFET llamado
COMPUERTA (GATE).

Inicialmente circula una corriente por la compuerta, pero posteriormente la

corriente circula únicamente desde el surtidor al Drenador sin cruzar la juntura PN.

El control de esta corriente se efectúa por medio de la aplicación de un voltaje de

polarización inverso, aplicado entre la compuerta y el surtidor (VGS), formando un
campo eléctrico el cual limita el paso de la corriente a través del canal N (Fig.B). Al
aumentar el voltaje inverso, aplicado a la compuerta, aumenta el campo eléctrico, y
la corriente de Surtidor a Drenador disminuye.

También se construyen JFET’s con barra de silicio tipo P y anillos de silicio tipo N,
denominándose “JFET canal P”.

El voltaje aplicado entre el Drenador y el Surtidor (VDS), no debe sobrepasar el

voltaje de ruptura (típicamente 50V) porque destruiría el dispositivo.

Si se aplica polarización directa a la compuerta, circulará una alta corriente por la

compuerta que puede destruir el JFET si no esta limitada por una resistencia en
serie con la compuerta.
  

VALORES COMERCIALES PARA EL JFET

Voltaje VDS (V) 25,30,40,50
Potencia (W) 0.15,0.3,1.8,30
 

Para comprar un JFET se debe indicar su código.

PRUEBA DEL JFET

Se comprueba con un ohmímetro en la escala de Rx1 ó Rx10.

Entre compuerta y surtidor o compuerta y Drenador debe marcar como si fuera un

diodo de silicio; es decir alta resistencia en un sentido y baja en el inverso.

Entre Drenador y surtidor, el valor óhmico exclusivamente del material del canal.
Su valor varía entre 2K y 10K, siendo el mismo en ambos sentidos.

III.- EQUIPO Y MATERIALES

Dos fuentes de voltaje ajustables de 0 a 15 V.

Un transistor 2N3904

Un multitester digital o analógico

Un JFET K373

Un LED de color (verde, rojo o amarillo)

Resistores ½ W: de 270Ω , 470Ω, 33KΩ, 4.7KΩ, 100KΩ, 1.8KΩ, 2KΩ, 1MΩ.

Potenciómetro de 10KΩ.

IV.- PROCEDIMIENTO

 
MEDICION DE IDSS Y VP

1º Arme el circuito mostrado en la Fig. 1A, coloque un amperímetro entre el circuito

y la fuente de voltaje, encienda esta y observe tanto el amperímetro como el LED,
si no pasa corriente (LED apagado), apague la fuente e invierta las conexiones del
LED. (Verifique la posición del LED).

2º Arme y conecte el divisor de voltaje de la Fig. 1B y conecte el terminal central a

la compuerta (retirarla previamente del nivel de referencia), gire el potenciómetro y
observe la corriente, con el voltímetro mida la tensión VGS en el momento en que
ID se hace cero.

Los resultados para la Fig. 1A, se muestran en la siguiente tabla:

VALOR MEDIDO
MAGNITUD

VDS

VGS

VGD

IS

ID

IG
 

Los resultados para la Fig. 1B, se muestran en la siguiente tabla:

 
 VALOR MEDIDO
MAGNITUD

VDS

VGS

VGD

IS

ID

IG
 

IDSS =

VP =

POLARIZACION FIJA

Arme el siguiente circuito, ubique en forma adecuada los instrumentos tal que
pueda medir ID y VGS; encienda las fuentes y anote los valores de ID y VGS así
también VDS. De ser posible cambie el transistor con otra mesa y anote las nuevas
medidas.

 
  

Los resultados se muestran en la siguiente tabla:

VALOR MEDIDO VALOR CALCULADO

MAGNITUD

VDS

VGS

VGD

IS

ID

IG

VALORES TEORICOS CALCULADOS

Sabemos que IG = 0, además:

Tenemos además que ID = IS

VDS =

VDS =

VDS = 6.13 V

VGS = -VGG =
 VGD = VD – VG =

AUTOPOLARIZACION

Arme el circuito mostrado. Conecte adecuadamente los instrumentos para medir ID

y VGS, encienda las fuente y anote los valores de ID, VGS y las demás tensiones
del circuito.

Todo circuito debe ser armado con las fuentes apagados previamente ajustadas al
valor dado en el diagrama.

Los resultados se muestran en la siguiente tabla:

VALOR MEDIDO VALOR CALCULADO

MAGNITUD

VDS

VGS

VGD

IS

ID
 IG

VALORES TEORICOS CALCULADOS

VGS = - ID . RS

Eligiendo ID =

Tenemos : VGS =

VGS =

Estos dos datos nos permiten graficar y mediante la superposición de gráficas se

obtienen los siguientes datos:

IDQ =

VGSQ =

Tenemos además que ID = IS

VDS = 10V – (ID) (RD+ RS)

VDS =

VDS =

VD =

VD =

VG =

VGD = VD – VG

POLARIZACION POR DIVISOR DE TENSION

Arme el circuito mostrado y haga las medidas de ID así como las tensiones en los
diferentes nudos y puntos del circuito.

 
 Los resultados se muestran en la siguiente tabla:

VALOR MEDIDO VALOR CALCULADO

MAGNITUD

VDS

VGS

VGD

IS

ID

IG

VALORES TEORICOS CALCULADOS

VG = (R2.VDD)/(R1 +R2)

VG =

Sabemos que VGS = VG – ID.RS

VGS =

Estos dos datos nos permiten graficar y mediante la superposición de gráficas se

obtienen los siguientes datos:
 IDQ =

VGSQ =

Tenemos además que ID = IS

VDS = 10V – (ID) (RD+ RS)

VDS =

VD =

VG =

VGD = VD – VG

POLARIZACION POR FUENTE DE CORRIENTE

Arme el circuito mostrado y realice las medidas de ID, IC y las tensiones entre
terminales de los dispositivos (JFET Y BJT) así como en los demás puntos del
circuito.

 
 Los resultados se muestran en la siguiente tabla:

VALOR MEDIDO VALOR CALCULADO

MAGNITUD

VDS

VGS

VGD

IS

ID

IG
VALORES TEORICOS CALCULADOS

VE =

VE =

Luego IE =

Además : IE = IC = ID = IS

VGS =

VC = VB – VGS =

VC =

VDS = 10V – (ID) (RD) - VC

VDS =

VGD = VD – VG = 9

TAREA DE APLICACIÓN.

Diseñe un circuito experimental donde intervenga un FET.

 Cuando un receptor se sintoniza de una estación débil a una estación fuerte, la
bocina produce un sonido muy intenso a menos que el volumen se reduzca
inmediatamente. O el volumen pueda variar debido a un desvanecimiento, una
variación en la fuerza de la señal causada por un cambio eléctrico en la trayectoria
entre las antenas de recepción y transmisión. Para evitar cambios no deseados en
el volumen, la mayoría de los receptores utilizan control de ganancia automática
(CGA).