Tercer Informe, Diseño Digital, Programa Ingeniería Electrónica UFPS, I-2020
Introducción a la herramienta Ise Desing Suite
14.7 de xilinx laboratorio n°3
W.A. Contreras - 1161423, Student, UFPS, D. M. Ortiz – 1161465, Student, UFPS
Abstract— Logic circuits are a fundamental part of today's
electronics because they are used in digital computers by their
binary base 2 system. 0 and 1, on off, given this phenomenon there
is a great study behind the logic that accompanies it as algebra Boole
where the mathematical part is based, with its respective study there
are several gates that are based on basic principles of electronics
such as a series circuit and in parallel of switches where on is 1 and
off is 0, from this base are the AND gates , OR and NOT among
others, to study these circuits and determine the functions with
which they can be expressed, there are techniques such as truth
tables where the operation of the circuit in relation to input variables
and their respective response are represented, carrying out a study
closer to reality various simulation tools are used including ISE
Xilinx where you can check the behavior development of a
developed logic circuit.
Index Terms— Logic circuits, Digital, functions, Xilinx
I. INTRODUCCIÓN
L os circuitos lógicos se estudian principalmente porque se
usan en las computadoras digitales. Sin embargo, también
constituyen la base de muchos otros sistemas digitales en
los que la realización de operaciones aritméticas con números
no reviste especial interés. Por ejemplo, en múltiples
aplicaciones de control las acciones están determinadas por
algunas operaciones lógicas sencillas sobre la información que
entra, sin necesidad de hacer muchos cálculos numéricos.
Los circuitos lógicos realizan operaciones con señales digitales
y casi siempre se implementan como circuitos electrónicos
donde los valores de la señal se restringen a algunos valores
discretos. En los circuitos lógicos binarios sólo hay dos valores,
0 y 1. En los circuitos lógicos decimales hay 10 valores, de 0 a
9. Puesto que el valor de cada señal se representa naturalmente
con un dígito, estos circuitos lógicos reciben el nombre de
circuitos digitales. [1].
El álgebra de Boole es una forma adecuada y sistemática de
expresar y analizar las operaciones de los circuitos lógicos. [2]
W.A. Contreras. Autor, Universidad Francisco de Paula Santander,
Departamento de Electricidad y Electrónica, Ingeniería Electrónica. Abril 2020
(e-mail: Wilfredandreycg@ufps.edu.co).
D. M. Ortiz. Autor, Universidad Francisco de Paula Santander,
Departamento de Electricidad y Electrónica, Ingeniería Electrónica. Abril 2020
(e-mail: Dannamarcelaof@ufps.edu.co).
1
Claude Shannon fue el primero en aplicar la obra de Boole al
análisis y diseño de circuitos. También se tratará la
simplificación de los circuitos lógicos utilizando el álgebra
booleana y los mapas de Karnaugh. [2].
Los dispositivos digitales se conocen con el nombre de
compuertas. Las compuertas originalmente deben su nombre a
su capacidad de permitir retardar el flujo de información digital.
En general, una compuerta tiene una o mas entradas y produce
una salida que es una función de los valores de corriente de
entrada. [3]
II. MARCO TEÓRICO
Los circuitos binarios predominan en los sistemas digitales
gracias a su simplicidad, que resulta de restringir las señales
para que adopten sólo dos valores posibles. El elemento binario
más sencillo es un interruptor de dos estados. Si una variable de
entrada 𝑥 controla un interruptor entonces se dice que se abre si
𝑥 = 0 si se cierra 𝑥 = 1, como se ilustra en la Fig. 1. [1]
Considerando la posibilidad de utilizar dos interruptores para
controlar un estado de un elemento sean 𝑥1 𝑦 𝑥2 sus entradas de
control. Los interruptores pueden controlarse en serie o
paralelo, como se muestra en la Fig. 2. Si se usa una conexión
en serie el estado será afirmativo solo si ambos interruptores
están cerrados. En paralelo el comportamiento del estado es
afirmativo si alguno de los dos interruptores este encendido. [1]
Es interesante y útil considerar la posibilidad de que suceda
una acción positiva cuando se abre un interruptor, el valor
resultante de una función que cumpla con estas características
seria inverso del valor de la variable de entrada, el nombre que
recibe este estado es operación NOT. [1]
A. Tablas de Verdad.
Las principales operaciones lógicas se pueden definirse en
forma de tabla, llamada tabla de verdad como se muestra en la
Fig. 1. Dos estados de un interruptor.
Tercer Informe, Diseño Digital, Programa Ingeniería Electrónica UFPS, I-2020 2

Tales diagramas son útiles para indicar el comportamiento

funcional de los circuitos lógicos. Sin embargo, las compuertas
lógicas practicas se implementan con circuitos electrónicos que
requieren cierto tiempo para cambiar sus estados, la función de
un diagrama de tiempo tiene su relación con la tabla de verdad
como se muestra en la Fig. 5 [1][2]
los diagramas de tiempo sirven para muchos fines describen
el comportamiento de un circuito lógico en una forma que es
posible observar cuando se pone a aprueba el circuito. [1]
C. Algebra de Booleana.
El algebra de Boole son las matemáticas de los sistemas
digitales. Es indispensable tener unos conocimientos básicos
del algebra para estudiar y analizar los circuitos lógicos. [2]
Como cualquier algebra, la booleana se basa en un conjunto
de reglas derivadas a partir de un pequeño número de
suposiciones fundamentales que reciben el nombre de axiomas.
[1]
A partir de los axiomas pueden definirse ciertas reglas para
usar las variables individuales, a menudo esas reglas se
Fig. 2. Función lógica AND (Conexión en serie), Función lógica OR denominan teoremas. Si 𝑥 es una variable 𝐵, entonces se
(conexión en paralelo)
cumplen los teoremas y axiomas mostrados en la Fig. 6. [1][2]
Fig. 3 las primeras dos columnas proporcionan cuatro posibles
combinaciones de valores lógicos que las variables pueden
tener. [1]
Las tablas de verdad son un auxiliar útil para describir
información relacionada con funciones lógicas. [2]
B. Compuertas lógicas.
Las operaciones básicas lógicas pueden usarse para
implementar funciones lógicas de cualquier complejidad. La
puesta en marcha de una función compleja puede requerir
muchas de estas operaciones básicas. Cada operación lógica
puede implementarse electrónicamente con transistores, lo que
resulta en un elemento de circuito denominado compuerta
lógica. Una compuerta lógica tiene una o más entradas y una
salida que es función de éstas. Suele ser conveniente describir
un circuito lógico trazando un diagrama del circuito, o
esquemas, que consta de símbolos gráficos que representan las Fig. 4 Símbolo de las compuertas básicas AND, OR y NOT
compuertas lógicas, los símbolos gráficos de las compuertas
AND OR y NOT se muestran en la Fig. 4 [2]

1) Diagramas de tiempo
el diagrama de tiempo indica que cambios en las formas de
onda se efectúan a lo largo de circuito. Estas formas de onda
idealizadas se basan en la suposición de que las compuertas
lógicas responden a cambios en sus entradas de tiempo cero.

Fig. 3 Tabla de verdad para operaciones AND OR Fig. 5 Ejemplo de Diagrama de tiempo y su respectiva tabla de verdad
Tercer Informe, Diseño Digital, Programa Ingeniería Electrónica UFPS, I-2020 3

se debe revisar el diseño empezando por la especificación de

partida para localizar donde está el fallo, retocando entonces el
esquema y repitiendo el ciclo de diseño. [6]

III. MATERIALES Y MÉTODOS.

Fig. 6 Reglas básicas del Algebra de Boole.
D. Mapa de Karnaugh.
Un mapa de Karnaugh es similar a una tabla de verdad, ya
que muestra todos los valores posibles de las variables de
entrada y la salida resultante para cada valor. En lugar de
organizar en filas y columnas como una tabla de verdad, el
mapa de Karnaugh es una matriz de celdas en la que cada celda
representa un valor binario de las variables de entrada. Las
celdas se organizan de manera que la simplificación de una
determinada expresión consiste en agrupar adecuadamente las
celdas. Los mapas de Karnaugh se pueden utilizar para
expresiones de dos, tres, cuatro y cinco variables.
El número de celdas de un mapa de Karnaugh es igual al
número total de posibles combinaciones de las variables de
entrada, al igual que el número de filas de una tabla de verdad.
[2]. Fig. 7.
E. Entorno de Diseño Xilinx ISE Design Suite
La herramienta Xilinx-ISE (Integrated Software
Environment) es una herramienta de diseño de circuitos
profesional que nos va a permitir, entre otras funciones, la
realización de esquemáticos y su posterior simulación. [4]
Xilinx es un conjunto de herramientas para la síntesis lógica
y física de sistemas digitales sobre FPGAS/CPLDS integradas
en una interfaz común. [5]
Secuencia habitual de pasos para una respectiva simulación:
Se introduce el diseño que se quiere simular en el entorno de
captura de esquemas de la herramienta, llamado Xilinx ECS. La
captura del diseño puede realizarse mediante esquemáticos o
utilizando lenguajes de descripción de hardware.
Se simula el funcionamiento del circuito llamando a la
herramienta de simulación ISE Simulator.
Se comprueba que el funcionamiento del circuito es el
deseado, analizando las formas de onda de las señales
pertinentes. En caso de que los resultados no sean los esperados,
Con los temas estudiados en el marco teórico, se llevó acabo
el análisis en los ejercicios propuestos. En el primer punto se
analizo el diagrama de compuertas, con el fin de hallar la
representación lógica que determine el comportamiento del
circuito, primero obteniendo las expresiones booleanas que lo
describen, con esta expresión se obtuvo la tabla de verdad y en
la herramienta ISE Xilinx se simulo el circuito obteniendo los
diagramas de tiempo, cumpliendo con los criterios pedidos por
el ejercicio propuesto.
El segundo ejercicio propuesto, se analizó la tabla de verdad
para encontrar la expresión que la satisfaga las respuestas de
salida "𝐹", en este paso se utilizaron dos métodos, minitérminos
y maxitérminos. Con la función de minitérminos se comprobó
la equivalencia del algebra de Boole y mapa K, obteniendo la
expresión mínima con dicha expresión se monto el diagrama de
compuertas en el software de simulación ISE Xilinx para
obtener los diagramas de tiempo.
IV. RESULTADOS
A. Problemas propuestos
Con base en el siguiente diagrama de compuertas
Encuentre las expresiones booleanas que describen el
circuito de la figura. Ecuación (1). Fig. 8.
Del diagrama lógico encuentre la tabla de verdad que
describe el comportamiento del circuito. Tabla 1.
Simule el circuito lógico y construya el diagrama de tiempo
para cada una de las salidas utilizando los estados de las
entradas en la tabla de verdad. Fig. 9 Fig. 9.1.
Fig. 8 Diagrama de compuertas propuesto.
𝐹 = (𝐴̅ ∗ ̅̅̅̅̅̅̅̅
𝐵 + 𝐶 + 𝐴 ∗ ̅̅̅̅̅̅̅̅
𝐵 + 𝐶 ) + (𝐴𝐵 ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
̅̅̅̅ ∗ (𝐵̅̅̅̅̅̅̅̅
+ 𝐶 + 𝐷))
̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
̅ ̅̅̅̅̅̅̅̅ ̅̅̅̅̅̅̅̅
+ (𝐴 ∗ 𝐵 + 𝐶 + 𝐴 ∗ 𝐵 + 𝐶 ) 𝐸 (1)

TABLA 1
Tabla de Verdad 1° Ejercicio Propuesto
N° A B C D E N O P Q R S F
0 0 0 0 0 0 1 1 1 1 0 0 1
1 0 0 0 0 1 1 1 1 1 0 0 1
2 0 0 0 1 0 1 1 1 1 0 0 1
3 0 0 0 1 1 1 1 1 1 0 0 1
4 0 0 1 0 0 1 0 0 0 0 1 1
Fig. 7 Mapa de Karnaugh de cuatro variables.
5 0 0 1 0 1 1 0 0 0 1 1 1
Tercer Informe, Diseño Digital, Programa Ingeniería Electrónica UFPS, I-2020 4

6 0 0 1 1 0 1 0 0 1 0 0 0
7 0 0 1 1 1 1 0 0 1 1 0 1
8 0 1 0 0 0 1 0 0 0 0 1 1
9 0 1 0 0 1 1 0 0 0 1 1 1
10 0 1 0 1 0 1 0 0 1 0 0 0
11 0 1 0 1 1 1 0 0 1 1 0 1
12 0 1 1 0 0 1 0 0 0 0 1 1
a) Estado P
13 0 1 1 0 1 1 0 0 0 1 1 1
14 0 1 1 1 0 1 0 0 1 0 0 0
15 0 1 1 1 1 1 0 0 1 1 0 1
16 1 0 0 0 0 1 1 0 1 0 0 0
17 1 0 0 0 1 1 1 0 1 1 0 1
18 1 0 0 1 0 1 1 0 1 0 0 0
b) Estado Q
19 1 0 0 1 1 1 1 0 1 1 0 1
20 1 0 1 0 0 1 0 1 0 0 1 1
21 1 0 1 0 1 1 0 1 0 0 1 1
22 1 0 1 1 0 1 0 1 1 0 0 1
23 1 0 1 1 1 1 0 1 1 0 0 1
24 1 1 0 0 0 0 0 1 0 0 1 1
c) Estado R
25 1 1 0 0 1 0 0 1 0 0 1 1
26 1 1 0 1 0 0 0 1 1 0 1 1
27 1 1 0 1 1 0 0 1 1 0 1 1
28 1 1 1 0 0 0 0 1 0 0 1 1
29 1 1 1 0 1 0 0 1 0 0 1 1
30 1 1 1 1 0 0 0 1 1 0 1 1
d) Estado S
31 1 1 1 1 1 0 0 1 1 0 1 1
̅̅̅̅ ", O → "𝐵
N ⟶ "𝐴𝐵 ̅̅̅̅̅̅̅̅
+ 𝐶 ",P ⟶ "𝐴̅ ∗ ̅̅̅̅̅̅̅̅
𝐵 + 𝐶 + 𝐴 ∗ ̅̅̅̅̅̅̅̅
𝐵 + 𝐶 ", Q → ̅̅̅̅̅̅̅̅
𝐵 + 𝐶 + 𝐷,
̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
̅ ̅̅̅̅̅̅̅̅ ̅̅̅̅̅̅̅̅ ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
̅̅̅̅ ̅̅̅̅̅̅̅̅
R ⟶ " (𝐴 ∗ 𝐵 + 𝐶 + 𝐴 ∗ 𝐵 + 𝐶 ) 𝐸", S ⟶ "𝐴𝐵 ∗ (𝐵 + 𝐶 + 𝐷)"

e) Estado de salida F

Fig. 9.1 Diagramas de tiempo de los estados P, Q, R, S y la salida F

a) Estado N

Con base en la siguiente tabla de verdad de 4 variables (A,

B, C y D), donde la salida es F. Tabla 2.
Encontrar la expresión canónica por minitérminos y
maxitérminos. Ecuación (2). Ecuación (3)
Reducir la expresión de minitérminos usando Leyes de Boole
y Mapa K, demostrando que son equivalentes entre sí.
b) Estado O Ecuación (4) Tabla 3. Tabla 4.
Simular el circuito lógico y construir el diagrama de tiempo
Fig. 9 Diagramas de tiempo de los estados N y O de la tabla de verdad. para la salida utilizando los estados de las entradas en la tabla
de verdad. Fig. 10, Fig. 10.1.
Tercer Informe, Diseño Digital, Programa Ingeniería Electrónica UFPS, I-2020 5

TABLA 2 TABLA 4
Tabla de verdad ejercicio propuesto Grupos del mapa K
A B C D F Posición Función
(0,1) 𝐴̅𝐵̅ 𝐶̅
0 0 0 0 0 1 𝐴̅𝐵̅ 𝐷
(0,3)
1 0 0 0 1 1 (6.7) 𝐴̅𝐵𝐶
2 0 0 1 0 0 (7,15) 𝐵𝐶𝐷
(12,13) 𝐴𝐵𝐶̅
3 0 0 1 1 1
(10) 𝐴𝐵̅ 𝐶𝐷
̅
4 0 1 0 0 0
5 0 1 0 1 0
6 0 1 1 0 1
7 0 1 1 1 1
8 1 0 0 0 0
9 1 0 0 1 0
10 1 0 1 0 1
11 1 0 1 1 0
12 1 1 0 0 1
13 1 1 0 1 1
14 1 1 1 0 0
15 1 1 1 1 1

𝑀𝑖𝑛𝑖𝑡𝑒𝑟𝑚𝑖𝑛𝑜𝑠
𝐴̅𝐵̅𝐶̅ 𝐷
̅ + 𝐴̅𝐵̅𝐶̅ 𝐷 + 𝐴̅𝐵̅ 𝐶𝐷 + 𝐴̅𝐵𝐶𝐷
̅ + 𝐴̅𝐵𝐶𝐷 + 𝐴𝐵̅ 𝐶𝐷
̅
̅ ̅ ̅
+ 𝐴𝐵𝐶 𝐷 + 𝐴𝐵𝐶 𝐷 + 𝐴𝐵𝐶𝐷 Fig. 10 Diagrama lógico del segundo problema propuesto, simulador
𝑓(𝐴, 𝐵, 𝐶, 𝐷) = ∑(0,1,3,6,7,10,12,13,15) (2) Xilinx

𝑀𝑎𝑥𝑖𝑡𝑒𝑟𝑚𝑖𝑛𝑜𝑠
B. Trabajo previo.
(𝐴 + 𝐵 + 𝐶̅ + 𝐷)(𝐴 + 𝐵̅ + 𝐶 + 𝐷)(𝐴 + 𝐵̅ + 𝐶 + 𝐷 ̅ )(𝐴̅ + 𝐵
̅
+ 𝐶 + 𝐷)(𝐴 + 𝐵 + 𝐶 + 𝐷 ̅ )(𝐴̅ + 𝐵 + 𝐶̅ 1) Tablas de verdad de NOT, AND, OR, XOR, NOR, NAND y
+𝐷 ̅ )(𝐴̅ ̅ ̅
+ 𝐵 + 𝐶 + 𝐷) XOR, Tabla 5-11.
𝑓(𝐴, 𝐵, 𝐶, 𝐷) = ∏(2,4,5,8,9,11,14) (3) TABLA 5
Tabla de verdad NOT
A X
𝑆𝑖𝑚𝑝𝑙𝑖𝑓𝑖𝑐𝑎𝑐𝑖ó𝑛 𝑝𝑜𝑟 𝑎𝑙𝑔𝑒𝑏𝑟𝑎 𝑑𝑒 𝐵𝑜𝑜𝑙𝑒 1 0
𝐴̅𝐵̅𝐶̅ 𝐷̅ + 𝐴̅𝐵̅𝐶̅ 𝐷 + 𝐴̅𝐵̅ 𝐶𝐷 + 𝐴̅𝐵𝐶𝐷 ̅ + 𝐴̅𝐵𝐶𝐷 + 𝐴𝐵̅ 𝐶𝐷̅ 0 1
+ 𝐴𝐵𝐶̅ 𝐷 ̅ + 𝐴𝐵𝐶̅ 𝐷 + 𝐴𝐵𝐶𝐷 Ecuación Booleana 𝑥 = 𝐴̅
𝐴̅𝐵̅𝐶̅ (𝐷 ̅ + 𝐷) + 𝐴̅𝐵̅𝐶𝐷 + 𝐴̅𝐵𝐶𝐷 ̅ + 𝐵𝐶𝐷(𝐴̅ + 𝐴) + 𝐴𝐵̅ 𝐶𝐷̅
̅ ( ̅
+ 𝐴𝐵𝐶 𝐷 + 𝐷) TABLA 6
Tabla de verdad AND
𝐴̅𝐵̅𝐶̅ + 𝐴̅𝐵̅ 𝐶𝐷 + 𝐴̅𝐵𝐶𝐷 ̅ + 𝐵𝐶𝐷 + 𝐴𝐵̅ 𝐶𝐷 ̅ + 𝐴𝐵𝐶̅
A B X
𝐴𝐵 + 𝐶𝐷) + 𝐵𝐶(𝐴𝐷 + 𝐷) + 𝐴𝐵 𝐶𝐷 + 𝐴𝐵𝐶̅
̅ ̅ (𝐶 ̅ ̅ ̅ ̅ ̅ 0 0 0
𝐴̅𝐵̅ (𝐶̅ + 𝐷) + 𝐵𝐶(𝐷 + 𝐴̅) + 𝐴𝐵̅ 𝐶𝐷 ̅ + 𝐴𝐵𝐶̅ 0 1 0
1 0 0
𝐴𝐵𝐶 + 𝐴𝐵 𝐷 + 𝐵𝐶𝐷 + 𝐵𝐶𝐴 + 𝐴𝐵 𝐶𝐷 + 𝐴𝐵𝐶̅
̅ ̅ ̅ ̅ ̅ ̅ ̅ ̅ (4)
1 1 1
Ecuación Booleana 𝑥 = 𝐴𝐵
TABLA 3
Mapa K
TABLA 7
00 01 11 10 Tabla de verdad OR
00 1 1 1 0 A B X
01 0 0 0
0 0 1 1 0 1 1
11 1 0 1 0 1
1 1
1 1 1
10 0 0 0 1 Ecuación Booleana 𝑥 = 𝐴 + 𝐵
Tercer Informe, Diseño Digital, Programa Ingeniería Electrónica UFPS, I-2020 6

Fig. 10.1 Diagrama de tiempo

TABLA 8
Tabla de verdad XOR
A B X
0 0 0
0 1 1
1 0 1
1 1 0
Ecuación Booleana 𝐴̅ ∗ 𝐵 + 𝐴 ∗ 𝐵̅

TABLA 9
Tabla de verdad NOR
A B X
0 0 1
0 1 0
1 0 0
1 1 0 Fig. 11 Esquema de una aplicación lógica.
Ecuación Booleana 𝑥 = ̅̅̅̅̅̅̅̅
𝐴+𝐵
TABLA 12
TABLA 10 Tabla de verdad
Tabla de verdad NAND A B C S
A B X 0 0 0 0
0 0 1 0 0 1 1
0 1 1 0 1 0 1
1 0 1 0 1 1 0
1 1 0 1 0 0 1
Ecuación Booleana 𝑥 = ̅̅̅̅̅̅̅
𝐴∗𝐵 1 0 1 0
1 1 0 0
TABLA 11 1 1 1 1
Tabla de verdad XNOR Ecuación Booleana 𝑠 = 𝐴̅𝐵̅ 𝐶 + 𝐴̅𝐵𝐶̅ + 𝐴𝐵̅ 𝐶̅ + 𝐴𝐵𝐶 (1)
A B X
0 0 1
0 1 0
1 0 0
1 1 1
Ecuación Booleana 𝑥 = ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
𝐴̅ ∗ 𝐵 + 𝐴 ∗ 𝐵̅

2) Investigue una aplicación lógica que contenga al menos

diez compuertas lógicas y simule su comportamiento.
En una habitación existe una instalación de alumbrado
controlada desde tres puntos mediante dos conmutadores y un
inversor, tal como se indica en el esquema que se acompaña
Fig. 12. Circuito lógico
Fig. 11, tabla de verdad Tabla 12, Ecuación 1, Simulación Fig.
12
Tercer Informe, Diseño Digital, Programa Ingeniería Electrónica UFPS, I-2020 7

Fig. 12.1 Diagrama de tiempo

V. CONCLUSIONES
En la utilización de la herramienta Xilin-ISE para la
simulación de los problemas, se recomienda nombrar cada
compuerta, en el entorno de simulación de los diagramas de
tiempo, aparecen con un nombre predeterminados dificultando
el entendimiento de la respuesta a cada compuerta. Otra forma
de saber las salidas de cada compuerta es revisando el código
fuente que la herramienta genera al momento de simular, de esta
forma se comprueba el nombre que recibe cada una.
Durante el desarrollo de los problemas propuesto se observó
una clara ventaja en la simplificación de términos por medio de
mapa de Karnaugh que por Algebra de Boole, la utilización de
mapa K radica su ventaja en que analiza directamente las
relaciones con las repuestas afirmativas del sistema, siguiendo
las recomendaciones que este método conlleva la simplificación
requiere menor cantidad de análisis.

VI. REFERENCIAS
[1] S. Brown Z. Vranesic “Fundamentos de lógica digital con diseño
VHDL” University of Toronto, McGraw-Hill Companies, Inc,
2006, pp. 20-72.
[2] Thomas L. Floyd “Fundamentos de sistemas digitales”
Universidad Politécnica de Madrid, PEARSON EDUCACIÓN
S.A., Madrid, 2006, pp. 124-252.
[3] Jhon F. Wakerly “Diseño digital principios y prácticas”
PEARSON EDUCACIÓN S.A, 2006, pp, 1-24.
[4] S. Holgado “Tutorial Xilinx-ISE manejo básico” Escuela
Plitecnica Superior UAM, 2009, pp. 1-3
[5] J. Mendias “Entorno de siseño Xilinx ISE” Universidad
Complutense de Madrid, pp. 1-3
[6] E. Magdaleno M, Rodríguez “Tutorial de Xilinx ISE”
Universidad de la laguna, pp. 1-3
[7] “Problemas de electrónica digital”, [Online],
https://tecnopacheco.webcindario.com/archivos/TIN2/problema
s%20digital%20resueltos%20Lorenzo.pdf